设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (111) |订阅

IC验证讨论 今日: 0|主题: 6940|排名: 55 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] [求助] RTL信号名和systemverilog关键字冲突，导致irun 报Error sunyzs 2014-12-18 22620 vivikinghjf 2014-12-20 08:38
[讨论] 请教UVM库中uvm_reg：：add_hdl_path_slice是不是写错了？ jojofly 2014-12-19 03418 jojofly 2014-12-19 17:25
[求助] 毕业在即，求助 gsylogo 2014-12-8 31793 nativeda 2014-12-18 23:38
[求助] Modelsim能否保存仿真状态，然后再重启仿真？ iRay007 2014-12-12 22413 nativeda 2014-12-18 23:32
[求助] Hercules做LVS遇到的问题 hongcai86 2014-12-12 11641 nativeda 2014-12-18 23:31
[求助] 求助一个gvim的问题 revers05 2014-12-9 22168 revers05 2014-12-18 19:48
[求助] vcs仿真问题 joeljun 2014-12-18 22277 guoningmin 2014-12-18 16:49
[求助] vlog 编译AXI DW 老是报错 jojofly 2014-12-18 03044 jojofly 2014-12-18 16:38
[求助] 求助dc201303版本支持的linux版本 笑霸 2014-12-18 01342 笑霸 2014-12-18 13:00
[求助] verdi3安装破解后，能正常启动，但启动时总是有warning和一个error提示 hgd2zp 2013-10-30 12444 999 2014-12-17 22:54
[求助] 请问想在linux系统搭建一个可以跑UVM的tc的环境，需要装些什么软件 盘古大帝 2014-12-16 02632 盘古大帝 2014-12-16 20:20
[求助] 验证时跑regression是的脚本问题 mxic 2010-8-13 23681 matlinsas 2014-12-15 22:02
[求助] ncverilog怎样做code coverage的分析？  ...2 rop195 2010-9-27 1611515 zhou4539 2014-12-13 16:49
[求助] Systemverilog interface与clocking定义的问题 liyandong1216 2014-12-5 611681 raindroper 2014-12-12 15:53
[求助] Formality：对含有FF的设计做Formality，为什么都报FF failing yanpeace 2014-12-11 25095 yanpeace 2014-12-12 08:47
[求助] 什么仪器能得到输入信号的频率随时间的变化曲线 囧景 2014-12-9 11755 grow 2014-12-11 19:42
[求助] formality问题 gbsid 2014-12-11 01554 gbsid 2014-12-11 16:55
[求助] formality比较失败 gbsid 2014-12-11 01550 gbsid 2014-12-11 15:18
[求助] formality比较失败 gbsid 2014-12-10 01966 gbsid 2014-12-10 10:53
[求助] uvm_analysis_fifo 6862478 2014-6-13 95112 canima 2014-12-9 17:55
[求助] 在下求求各位大虾帮解决一下cadence ic610 license问题啊 mz1989 2010-12-17 32855 Charless 2014-12-9 17:49
DC中关于setup time与holdon time的说明  ...23456..7 pmi 2009-1-7 6517779 raindroper 2014-12-9 17:33
[求助] 简单的Flip_flop测试例做formality错误 yanpeace 2014-12-9 02363 yanpeace 2014-12-9 15:01
[求助] Formality: 求助脚本传参写法 yanpeace 2014-12-8 42873 yanpeace 2014-12-9 13:08
[求助] 怎么对一个存储器的控制进行验证，我只想要验证的思路 曦玄 2014-12-9 01631 曦玄 2014-12-9 11:40
[求助] uvm_driver如何对模块内部信号强制赋值 dongdongic 2014-12-5 44478 yamahill 2014-12-9 10:19
[求助] Formality:read_verilog的-vcs设定的引号变量写法 yanpeace 2014-12-8 12457 bob-yang 2014-12-9 10:12
[求助] uvm virtual sequence tmcb 2014-12-1 42349 seabeam 2014-12-9 09:08
[求助] 为何每个class定义里面都有一个new函数？这个函数的作用 mil818 2014-12-8 31841 mil818 2014-12-8 20:37
[求助] 为何每个class定义里面都有一个new函数？这个函数的作用 mil818 2014-12-8 31755 mil818 2014-12-8 17:23
[求助] UVM中port, export, imp是什么关系啊？  ...2 lvbuwei20040815 2011-8-24 169900 stephendong 2014-12-8 10:35
[求助] UVM求助  ...2 kangsongsong 2014-11-4 104932 shimuzhou 2014-12-5 20:57
[求助] 有关UVM宏的问题 stephendong 2014-11-10 83027 shimuzhou 2014-12-5 20:55
[求助] 关于sv中对象的创建 gbsid 2014-11-17 42431 shimuzhou 2014-12-5 20:36
[讨论] 展讯_芯片封装的协同设计_这个岗位怎么样？ 风帆魅影 2014-10-31 44044 shimuzhou 2014-12-5 20:27
下一页 »
1 ...133134135136137138139140... 199下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-15 01:43 , Processed in 0.120506 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块