设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (111) |订阅

IC验证讨论 今日: 0|主题: 6940|排名: 55 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] xcelium仿真怎么使用vcs加密的代码？ zhiwenhao 2024-1-8 31476 zhiwenhao 2024-1-9 16:32
[求助] VCS报错：Found 'interface' inside package before 'endpackage'. 'interface' inside 'package' is not allowed. 新人帖 薛定谔的青蛙 2022-6-18 63760 bl19970906 2024-1-8 14:56
[求助] vcs编译命令——时间参数模型 BellaYang 2024-1-5 22359 BellaYang 2024-1-8 09:05
[讨论] sv或者UVM如何与python进行交互  ...2 芯游天下 2023-12-22 143194 nativeda230 2024-1-6 21:09
[求助] 提前结束仿真，导致fsdb文件用verdi打不开 新人帖  ...2 xsz_123 2023-11-1 123366 wupeijing654 2024-1-5 09:52
[求助] verdi查看信号波形问题 新人帖 Ellison 2023-12-2 31637 wupeijing654 2024-1-5 09:49
[求助] 为什么使用vcs仿真指定TESTNAME不管用？ 新人帖 icstudywsq 2023-12-31 41122 wupeijing654 2024-1-5 09:39
[求助] Ralgen启动报错 - [已解决] hjacky2010 2017-10-25 35292 江小白！ 2024-1-4 23:03
请教modelsim读宏定义文件的问题 carefree 2009-6-3 58768 xdf666 2024-1-4 15:17
[求助] Cadence VIP eth有支持思科QSGMIII spec吗？ 新人帖 - [悬赏 10 信元资产] clivia.cai 2023-12-28 21201 clivia.cai 2024-1-4 14:12
[求助] 求助各位大神吗？systemverilog非阻塞赋值问题 eason_yang 2024-1-3 2945 飞翔的马甲 2024-1-4 10:52
[求助] fork-join语句与$finish的使用问题 icstudywsq 2024-1-1 71314 unsinkableFF 2024-1-4 09:46
[求助] 请教如何设置S公司AXI Slave VIP的Read Interleave功能 新人帖 纾戈 2023-6-13 11445 bai252003 2024-1-3 22:50
[求助] axi vip发出exclusive access后monitor有报uvm_error，是否正确 枫舞 2023-12-1 11494 bai252003 2024-1-3 22:49
[求助] SNOPSYS AXI SLAVE VIP怎么设置outstanding？ dragontail 2021-4-29 54134 bai252003 2024-1-3 22:42
[求助] axi vip中的outstanding 访问的问题 kor99 2023-3-23 62140 bai252003 2024-1-3 22:05
[求助] makefile 调用VCS问题 fygtu 2023-12-20 31263 fygtu 2024-1-3 10:54
[求助] 在if begin end块里的automatic变量是否在执行结束后就被释放  ...2 zhangdeshuai 2023-12-22 102048 zhangdeshuai 2024-1-2 15:12
[求助] 请问为什么VCS不能设置断点 天蝎的尾巴i 2023-12-30 21267 天蝎的尾巴i 2023-12-30 21:50
[求助] 求助vcs2021安装包 新人帖 wupeijing654 2023-12-28 21226 wupeijing654 2023-12-30 19:38
[求助] ubuntu第一次使用vcs编译张强白皮书 我不是三毛 2018-5-20 45340 luciano 2023-12-29 14:14
[求助] 请问大家，为什么CPU或者MCU的验证，主要用C/C++而不是UVM或者systemverilog?  ...2 uunn69 2023-9-10 123422 houkeke 2023-12-29 13:56
[求助] VCS仿真中途内置断言报错 解構 2023-12-28 21636 解構 2023-12-29 13:27
[求助] 断言覆盖率的收集 Distent 2023-12-26 31320 shaoqingtju 2023-12-29 10:38
[原创] Verdi和vcs自带的看波形软件dve对比 新人帖  ...2 zhuhit 2021-5-10 119069 南波湾001 2023-12-28 10:35
[求助] uvm_re_match这个正则匹配到底是怎么正则呢，匹配到一部分字符串，算成功匹配了么 枫舞 2023-12-27 01513 枫舞 2023-12-27 19:58
[求助] 关于寄存器X态传播问题 又来长脑了 2023-12-21 21147 kuaixuebao 2023-12-27 15:46
[求助] 收集coverage排除某些common cell不成功 viviy 2023-12-26 0962 viviy 2023-12-26 21:42
[求助] verdi信号值的保存 枫舞 2023-2-23 72117 zfling 2023-12-25 11:03
[求助] 用于全扫描测试的测试向量在modelsim和vcs通过了仿真，但是在tetramax显示有很多错误 SICETN 2023-12-22 2647 SICETN 2023-12-23 14:24
[求助] vcs 使用partcomp选项出现问题 zdr_uestc 2023-12-6 11339 zhangdeshuai 2023-12-21 19:26
[求助] verdi中查看波形的时间精度怎么调整 zhuimeng2020 2023-12-5 31542 zhangdeshuai 2023-12-21 19:25
[求助] 如何快速定义编译中的ifdef，ifndef不匹配的问题？ leine 2023-3-17 42121 tommi.wei 2023-12-21 19:23
[资料] BFM testbench PWM APB  ...23 五柠檬 2016-1-11 2813215 yungchan 2023-12-21 14:09
[求助] VCS仿真很慢，CPU利用率不超过10% 新人帖 460641044 2020-5-3 94205 jjm_997 2023-12-21 11:27
下一页 »
1 ...232425262728293031... 199下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 00:50 , Processed in 0.060981 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块