设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区
收藏本版 (163) |订阅

后端讨论区 今日: 0|主题: 22392|排名: 80 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 菜鸟来问：做ATPG时需要读入的library文件是什么文件  ...2 oscillator_cn1 2010-9-27 1210989 蕾兹曼 2023-11-23 10:19
[求助] 抽的Lib中输出电流为0 ringYY 2023-11-22 31301 ringYY 2023-11-22 21:01
[求助] 为什么smic的io cellpad如此小？需要另外加pad吗？ zhaon1129 2013-9-7 99640 asdsda 2023-11-22 15:15
[求助] 如何选择SMIC130的IO库  ...2 zqlv 2014-10-8 169566 asdsda 2023-11-22 15:01
[求助] redhawk环境配置问题 - [阅读权限 255] 李艳小瓶子 2023-11-22 042 李艳小瓶子 2023-11-22 11:45
[求助] [已解决]route问题  ...2 kevin_zlm 2015-9-15 115715 Tom0228 2023-11-22 09:03
[求助] sram的light sleep状态控制 SGengiant 2023-11-21 11377 SGengiant 2023-11-21 16:25
[求助] calibre pex 寄生参数 电容  ...2 guo625jingjing 2014-7-18 107397 18851507500 2023-11-21 09:58
[求助] 关于aplsw的错误提示 新人帖 jcq911 2023-11-20 01452 jcq911 2023-11-20 21:13
[求助] 【已解决】Formality使用问题求助  ...2 高BN 2018-9-18 107718 tariya321 2023-11-20 19:59
[求助] CTS如何让时钟树buff在各自的fence区域内 青囊 2021-7-6 11939 colindean 2023-11-20 17:43
[原创] 关于PT里的SI分析 xiaowang8900 2018-10-21 56434 hypo029 2023-11-20 17:12
[求助] 如果设计里有PLL，怎么定义DFT的时钟? 序列9-学徒 2023-11-20 01030 序列9-学徒 2023-11-20 16:11
[求助] ICC 读入综合后网表报错 VisionSim 2017-6-26 63698 yiweikun 2023-11-20 14:45
[求助] Glitch suppression shuli124 2012-2-2 421503 flscut 2023-11-20 14:26
[求助] well tap cell 和VDD VSS的连接问题 青花瓷 2023-11-17 21424 青花瓷 2023-11-20 13:38
[求助] 求一份ir-drop voltus lab 的资源 （越新越好） - [阅读权限 255] - [悬赏 30 信元资产] chaihanlin 2023-11-19 0533 chaihanlin 2023-11-19 15:12
[求助] 数模混合电路PAD摆放问题 xduic 2023-11-18 01353 xduic 2023-11-18 18:04
[求助] formality：BBpin BBnet中的"BB"是什么缩写？ 新人帖 张志强112233 2023-11-17 51501 张志强112233 2023-11-17 15:18
[原创] smic工艺库里面的单位都是什么 east1203 2019-5-15 35430 Rehab 2023-11-17 13:18
[资料] AOCVM和POCV的Note 新人帖 Nodzzz 2023-5-19 32971 nudt_xu 2023-11-17 10:52
[求助] 关于set_clock_group 选项的一些疑问 又来长脑了 2023-11-16 51303 邝卓宇 2023-11-17 09:25
[求助] smic40 ecocapcell 新人帖 旁边的风 2023-11-16 51841 旁边的风 2023-11-17 09:16
[讨论] 做 early clock 的目的是什么？ wenfangsibao 2023-11-16 01569 wenfangsibao 2023-11-16 19:32
[求助] 关于level shifter的scmr（ standard cell main rail）属性  ...2 SGengiant 2023-11-15 122886 SGengiant 2023-11-16 18:39
[求助] 控制不同路径之间延时 淇水汤汤 2023-11-14 61945 zero_0 2023-11-16 17:52
[求助] 什么地方需要这种两个工作电压都一致的level shifter呢 SGengiant 2023-11-16 41498 SGengiant 2023-11-16 17:14
求助:如何建Pcell? lyh88011 2007-5-30 66778 wamgye 2023-11-16 15:08
[资料] ncx 官方资料2013  ...23 wenjian07 2013-8-28 2410907 arfeiwy 2023-11-16 13:38
[求助] 数字后端 用calibredrv打开gds时，如何设置自动显示layer的名字 chaihanlin 2023-11-16 41850 chaihanlin 2023-11-16 11:46
[求助] icc 中 floorplan中die与core之间的距离如何设置最好 swjtu_ikun 2023-3-16 62620 yflc_hzj 2023-11-16 10:56
[求助] 面试题 partial floorplan 是什么意思 shajingwang 2015-7-29 63668 yflc_hzj 2023-11-16 10:50
[求助] innovus工具可以做简单的IR drop分析吗？ - [悬赏 100 信元资产] hypo029 2023-11-13 41624 hypo029 2023-11-16 10:40
[求助] 哪位大侠解释一下floorplan的block,macro和blockage有什么区别？ anychao 2013-4-22 78331 yflc_hzj 2023-11-16 10:36
请教各位达人，关于Calibre LVS时Port number的问题  ...2 ljj_16 2009-10-6 1020586 listen829 2023-11-15 21:17
下一页 »
1 ...9899100101102103104105... 640下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-15 06:37 , Processed in 0.104035 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块