设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区
收藏本版 (163) |订阅

后端讨论区 今日: 0|主题: 22392|排名: 80 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] en save Floorplan 的时候保存不了我手动画的走线 金城黄 2022-5-27 01776 JSing_Wong 2022-5-27 15:23
[求助] TSMC28nm工艺数字器件的栅极为什么可以短路 NRical 2022-5-27 72304 NRical 2022-5-27 15:21
[求助] ICC布局布线报错 新人帖 - [悬赏 300 信元资产] 阿柒 2022-3-4 42725 木头人qq 2022-5-27 09:09
[求助] 天线效应如何在ICC中解决？ zz9868 2022-5-18 32189 zz9868 2022-5-26 21:32
[求助] LVS中，bad component subtype 怎么理解？ 魅影变奏曲 2015-8-19 411997 273523969 2022-5-26 18:27
[讨论] 在place时，为什么工具不会删除掉module boundary或port的buffer在place时，为什么工具不会删除... xingyun666666 2022-5-26 11366 郑伟 2022-5-26 13:52
[求助] 求助关于大神关于virtuoso中设置问题 时涛 2022-5-23 62381 geo24 2022-5-26 13:06
[求助] 关于innvous buf扇出插入位置的问题。 - [悬赏 50 信元资产] vectorli 2022-5-21 103982 vectorli 2022-5-26 11:08
[求助] 关于IO pad 复用的问题 visage518 2014-10-16 84026 啥都会 2022-5-26 08:40
[求助] 关于virtuoso layout 617版本的设置 时涛 2022-5-25 01820 时涛 2022-5-25 17:30
[求助] fm upf fangwang85 2022-5-25 02205 fangwang85 2022-5-25 17:24
[求助] CTS shannon_z 2022-5-25 22103 shannon_z 2022-5-25 16:54
[解决] 【已解决】verilog-A模型仿真报错缺失.oa文件 sofa_B 2020-12-11 66043 zwl_ 2022-5-25 15:44
[求助] DRC规则开发---NET命令 jiangrui666 2022-5-24 12333 yuxidaliumang 2022-5-25 14:47
[求助] 使用LVS界面的include功能添加地检查ERC jiangrui666 2022-5-18 11932 jiangrui666 2022-5-24 20:48
[求助] encounter restore design 之后为什么是这样的呢 muudun 2022-5-24 02339 muudun 2022-5-24 14:09
[求助] calibre提寄生参数遇到的问题 yufengshao 2011-3-4 32985 宝宝蓝1987119 2022-5-24 10:21
[求助] 为什么INNOVUS执行addFiller时有些不填充 - [悬赏 20 信元资产]  ...23 vectorli 2019-9-7 2216637 bluestar1025 2022-5-24 09:58
[求助] IO之间的间距问题 - [已解决] 啥都会 2022-5-20 92940 macal 2022-5-23 19:31
[求助] ICC看利用率 liu675 2022-2-17 53271 huqy 2022-5-23 15:24
[求助] 数字电路和模拟电路整合问题 - [悬赏 100 信元资产] 郑伟 2022-5-18 92922 郑伟 2022-5-23 13:26
[求助] e203综合时报错，请问怎么搞好？ 新人帖 sugus86 2022-5-21 11860 sugus86 2022-5-23 09:33
[求助] setPlaceMode -maxDensity 0.8,为社么placeOpt后density达到89%？ 新人帖 phil837611 2022-5-21 32702 陈涛 2022-5-22 22:43
[求助] 小白问题,只有verilog源码,怎么使用fc导入设计呢? gt2000 2022-5-17 32014 gt2000 2022-5-21 23:19
[求助] virtuoso怎么加label？ 284294022 2013-6-25 24525 Sakura314 2022-5-21 20:40
[求助] 标准单元放在版图的哪一层 bjzhaoxh77 2022-5-21 12299 ericking0 2022-5-21 12:26
[求助] design中新增加module相关cell抓取 - [悬赏 800 信元资产] hylrbfs 2022-5-20 12374 陈涛 2022-5-21 11:12
[求助] 关于innovus插入metal fill的孔无法识别的问题 vectorli 2022-5-20 12181 vectorli 2022-5-21 10:15
[求助] floating pins问题 timelover 2022-5-20 11972 timelover 2022-5-20 15:58
[求助] 混合信号芯片中的数字电路  ...23 timelover 2022-5-12 237129 jake 2022-5-20 11:22
[求助] 我提LEF时，出现的异常，求高手指点？ MAGA2020 2022-5-20 01852 MAGA2020 2022-5-20 11:18
[求助] CTS timelover 2022-5-19 62725 lizy369 2022-5-20 10:47
[求助] 有关transition io的问题？ - [已解决] 啥都会 2022-5-17 42146 啥都会 2022-5-20 09:49
[求助] genus综合 新人帖 icck 2022-5-19 12610 jake 2022-5-20 00:11
[求助] T40工艺工艺库里的 HVH_0D5_0 和VHV_0D5_0两个文件夹命名是什么意思 starkxiu 2022-5-1 22689 starkxiu 2022-5-19 22:07
下一页 »
1 ...161162163164165166167168... 640下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-17 15:15 , Processed in 0.112012 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块