设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区
收藏本版 (505) |订阅

Layout讨论区 今日: 0|主题: 13365|排名: 113 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 求助大神，如何解决使用Calibre PEX后提管子尺寸不匹配的问题  ...2 windazove 2015-1-30 1915212 Kalstr 2024-1-23 10:23
[求助] 电容屏蔽 kingdexing 2024-1-23 21589 kingdexing 2024-1-23 10:19
[求助] lvs错误求助 糖同学 2024-1-22 41679 tea_whz 2024-1-23 09:17
[原创] create wire的时候没办法跟随宽度了 新人帖 _橘颂 2024-1-22 21510 Wesevan 2024-1-23 09:02
[求助] 线宽在哪里设置 谢谢 jiangbo321 2023-3-31 63259 elbert 2024-1-22 16:52
[求助] 【求助】新手求助反相器版图问题 ceciliayan 2024-1-22 71674 ceciliayan 2024-1-22 13:02
[讨论] 版图 新人帖 wyjly 2024-1-18 51951 feimou 2024-1-22 11:42
[原创] IC版图外包承接 王松杰 2023-12-4 11895 王松杰 2024-1-22 10:34
[求助] calibre验证中的lvs和pex问题 - [悬赏 100 信元资产] alex0152 2024-1-12 32046 alex0152 2024-1-22 10:15
[求助] PDK建库 新人帖 糯米糍CLQ 2024-1-18 31471 489315174 2024-1-21 19:04
[求助] Cross connect error一般都是什么错 being_li 2024-1-21 11038 being_li 2024-1-21 12:57
[求助] 小白求助 需要用不规则形状的二极管 nuobeierjiang 2024-1-20 01512 nuobeierjiang 2024-1-20 15:19
[讨论] 关于mos器件和DRC检查的一些问题 龙学芯 2024-1-20 01350 龙学芯 2024-1-20 14:10
[求助] 将两个gds文件合并起来的指令  ...2 china8894 2014-7-1 107176 xiao_sd 2024-1-20 11:28
[求助] virtuoso抽取cdl时[]被删 新手IC工程师 2024-1-19 01407 新手IC工程师 2024-1-19 18:40
[求助] ESD 管漏端拉开的间距 yangheSDUT 2024-1-19 21510 yangheSDUT 2024-1-19 18:19
[原创] PEX提参问题 HDZ980104 2024-1-19 11441 wx148520 2024-1-19 18:07
[求助] 小白求助，请问如何看cadence virtuoso版图各层的最小线宽吗 新人帖 shuai_l 2024-1-19 72417 光非 2024-1-19 18:00
[求助] 求大佬，有无自动生成电阻的poly和孔的个数的脚本 新人帖 MrZyf 2024-1-12 51548 happy_star 2024-1-19 16:26
[求助] 找不到Layout窗口下方的Toolbar和Floorplanning了 新人帖 碘酒 2023-9-21 51805 碘酒 2024-1-19 16:19
[求助] 如何看mask? zaorituixiu 2024-1-19 31926 zaorituixiu 2024-1-19 10:56
[求助] 有uu做过hybrid的chip吗？ cjjiang 2024-1-19 01063 cjjiang 2024-1-19 10:28
[求助] 使用XL时出现如下警告，怎么解决？ 陈卫霖 2024-1-17 51650 陈卫霖 2024-1-19 10:03
[求助] LVS报错 ic小菜鸡、 2024-1-18 51318 夏季冰可乐 2024-1-19 09:58
[求助] Calibre DRC load rule文件时报错  ...2 liuyingpz 2021-6-23 136427 墨离 2024-1-18 18:33
[求助] LVS报错 ic小菜鸡、 2024-1-18 0790 ic小菜鸡、 2024-1-18 18:02
[求助] 做DRC时遇到了编译失败的问题  ...23 1029292401 2019-5-21 218442 墨离 2024-1-18 17:25
[求助] 想请教一下利用Chiplogic analyzer 提出网表通过Chipmaster 映射电路到Cadance的流程 lyf821114 2017-1-17 86613 一个大牛子 2024-1-18 08:41
[求助] tsmc18的添加dummy脚本怎么用 lichunlin2019 2023-5-31 33835 28803260405 2024-1-17 20:32
[原创] 【layout技巧】Layout中几种自带的跳层打孔工具及方法 新人帖 Tin_M 2023-1-14 53930 lnxmj 2024-1-17 17:36
[求助] 将ESD器件分成两个进行layout tfjim 2024-1-15 41849 Andyou 2024-1-17 17:00
[求助] 请问大佬们一些关于芯愿景软件提图的问题 一个大牛子 2024-1-17 21758 jiyue 2024-1-17 16:25
[资料] 近日在站中偶得一份关于drc lvs rule 语句讲解资料  ...23456 梵高 2019-9-4 5022236 lnxmj 2024-1-17 15:16
[资料] 集成电路版图设计基础  ...234 lajiao 2013-10-30 3518180 lnxmj 2024-1-17 15:11
[求助] 大佬们帮忙看看leSearchHierarchy这个函数的使用问题在哪里 sr1245648455 2024-1-16 21488 sr1245648455 2024-1-17 14:31
下一页 »
1 ...118119120121122123124125... 382下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 23:47 , Processed in 0.113704 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块