设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区
收藏本版 (505) |订阅

Layout讨论区 今日: 0|主题: 13365|排名: 113 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 同一家fab不同地方的相同工艺制程的PDK有什么区别？ To70rO 2023-6-16 22193 이지은 2023-6-16 10:48
[求助] 器件SP在底层报错，但是在顶层不报错 miamiamia 2023-6-14 62138 miamiamia 2023-6-16 09:21
[求助] 如何用pcell做一个via  ...23 fangwang85 2014-10-22 2314252 jueduilk 2023-6-15 18:10
[资料] match of layout(版图中的匹配) jsonli0201 2022-8-18 65561 lanc1 2023-6-15 14:33
[求助] 新手，什么是.tf文件？ 新人帖  ...2 cherry-c 2020-12-16 1511974 Cayre 2023-6-15 10:37
[求助] 电容的线出到电阻上，用这么细的线合适吗？ 新人帖 上山的虎 2023-6-12 42469 weid 2023-6-15 09:50
[求助] 数字单元库gds导入问题 c2012109 2023-6-7 72340 fattigerXu 2023-6-14 16:36
[招聘] 射频IC的版图设计工程师进来看看！！ Tommy22333 2023-6-14 12203 Tommy22333 2023-6-14 16:32
[求助] 版图加了dummy，电路里面不加，LVS为啥不报错？ 新人帖  ...234 miamiamia 2023-6-14 338524 Cayre 2023-6-14 15:57
[讨论] 版图项目相关问题请教 hgh92626 2023-6-14 62831 hgh92626 2023-6-14 14:25
[求助] 查看工艺手册是否可以用CHATGPT来辅助翻译 新人帖 痞子英雄XU 2023-6-14 61967 痞子英雄XU 2023-6-14 12:30
[求助] 第一次拼ip顶层，需要注意什么 闯关羊大侠 2023-6-8 62703 yangyyer 2023-6-14 11:15
[求助] 请教一些，pad进来为什么要接这个电路  ...2 suesuxin 2023-6-9 145160 weid 2023-6-14 11:00
[讨论] 这样的poly连接方式好吗 蛋zizi 2023-6-13 52724 realgb 2023-6-14 09:50
[讨论] 有没有接过兼职的小伙伴？ 蛋zizi 2023-6-11 32197 蛋zizi 2023-6-13 21:48
[求助] 关于天线效应的解决办法 新人帖  ...2 AshenOne 2023-6-13 124344 AshenOne 2023-6-13 13:53
[求助] 求Creating Fluid Skill Pcell - [悬赏 300 信元资产] 血溶伊剑 2023-4-24 53029 BongTua 2023-6-12 17:44
[其它] 兼职 Andyou 2023-6-12 02043 Andyou 2023-6-12 17:31
[求助] 提取寄生参数问题 淘一陶 2023-6-12 21900 一个大牛子 2023-6-12 16:36
[求助] skill 怎样提取层次化的layer信息 - [悬赏 100 信元资产]  ...2 ptadx 2012-11-23 1414305 baojiewu 2023-6-12 15:19
[求助] calibre版本不同导致的LVS 结果差异。 2761419725 2023-6-9 32797 Promise_cc 2023-6-12 11:27
[求助] 关于slot的问题 新人帖 旺仔zzh 2023-6-10 52283 旺仔zzh 2023-6-12 10:57
[求助] 插花是什么意思  ...2 白日做梦的木木 2023-6-1 197220 xxelement 2023-6-12 10:32
[求助] Polygon转化为Rectangle的skill函数 gxd12 2018-9-21 54058 巴少爷 2023-6-12 08:46
[讨论] 14nm FinFET 工艺下能否拿掉gate dummy,进行源漏合并 kyrayan 2022-11-15 53227 929272371 2023-6-11 16:30
[求助] DRC运行出错 新人帖 淘一陶 2023-6-9 32094 淘一陶 2023-6-11 09:29
[求助] 求版图的IO PAD库 twtw4747 2014-3-14 43866 AnalogIC_zs 2023-6-10 17:41
[原创] tsmc65 DRC的LUP错误如何解决？可以加一个层忽略这个问题吗？ 大神父王喇嘛 2023-4-18 42322 大神父王喇嘛 2023-6-9 22:18
[求助] top层DRC错 ic初学菜鸡 2023-6-2 62531 ic初学菜鸡 2023-6-9 21:24
[求助] 求calibre 界面选项的资料 这样的人 2023-6-9 12199 cascodeYYDS 2023-6-9 19:07
[求助] seal ring 怎么画 蛋zizi 2023-5-31 53179 蛋zizi 2023-6-9 15:13
[求助] LC VCO 版图后仿真求助！！！ 温柔一些 2023-6-6 12050 ic_wangtz 2023-6-9 14:12
[求助] latchup验证 foggg 2023-6-8 42296 sss1090879001 2023-6-9 13:51
[求助] DRC，Nwell、DNWELL和Pcomp是啥关系啊 新人帖 Vincent9794 2023-6-8 73184 Lcy_001 2023-6-9 13:11
[求助] stream in gds时如何保持导出的cell是pcell ljh065216 2023-6-9 42003 demonhunter 2023-6-9 12:16
下一页 »
1 ...152153154155156157158159... 382下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-18 13:17 , Processed in 0.237992 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块