设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区
收藏本版 (505) |订阅

Layout讨论区 今日: 0|主题: 13365|排名: 113 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 求助 Chenger_ 2020-3-9 42942 aibbt 2020-3-11 13:03
[求助] gate float IC从业者 2020-3-10 32792 tuohong 2020-3-11 09:25
[求助] layout xl c遇见 2020-2-26 32965 2hen 2020-3-9 17:32
[讨论] 為何layout 只有看 laker , virtuso ?? 那 Mentor andy2000a 2013-7-25 65641 firewolf223 2020-3-9 11:34
[求助] 求助virtuoso616制作PCELL教程 @@@12 2020-3-6 43490 @@@12 2020-3-9 11:18
[讨论] 做layout的转行  ...2 wbautumn 2016-9-18 139203 alexlai 2020-3-8 20:58
[求助] 请问谁知道cadance61版本的layout xl的流程是撒？ taweqa 2020-2-10 62593 aibbt 2020-3-8 14:23
[求助] lvs command file求助攻。 z294201971 2020-3-6 32095 bing_bing 2020-3-8 12:21
[求助] tsmc65 ESD Layer Anthony_LXR 2020-3-7 02781 Anthony_LXR 2020-3-7 21:42
[求助] 集成电路布图登记证书有没有用？ - [悬赏 20 信元资产] asd133220 2020-3-6 13053 tuohong 2020-3-7 10:22
[求助] 求IC layout交流学习的群 乐乐8 2020-3-6 31897 lalala2018 2020-3-7 10:20
[讨论] 有没有人是用tanner做版图的？  ...234 2hen 2011-11-1 3215790 @@@12 2020-3-6 15:12
[原创] 西安版图工程师 173331521 2020-2-28 12427 @@@12 2020-3-6 14:59
[求助] T40，寄生参数提取电阻抽取有问题 远上寒山 2020-2-27 53542 cherry_li 2020-3-6 11:47
[求助] 源漏共用的问题 一个很酸的李子 2020-3-5 97239 tuohong 2020-3-6 09:32
[求助] 求助一份关于calibre抽取perc的学习文档。 chinarml 2019-12-10 24494 jolin821 2020-3-5 22:00
[求助] LVS 与非门AB端不分，请问是哪个语句问题。 - [已解决] 茶清味 2020-3-4 54733 bing_bing 2020-3-5 11:15
[求助] TSMC RF工艺的版图，需要注意些什么？ 思奇 2012-3-18 44736 龟果怪 2020-3-4 14:59
[解决] DB文件如何生成版图？ zgf85644958 2017-5-15 64005 tvman2015 2020-3-4 11:13
[求助] 如何使用一个后缀为.DB的文件 kjdxll 2012-9-5 95959 tvman2015 2020-3-4 11:08
[求助] 简单求助，十万火急 SST爱学习 2020-3-3 42276 firewolf223 2020-3-4 10:57
[求助] GR环中的gr层去除后，改变坐标或移动环后，gr层又会出现。需要怎么处理 新人帖 Ic~layouter 2020-3-1 42246 aibbt 2020-3-4 07:52
[求助] 如何自动添加dummy  ...23 mm8880992 2014-1-15 2728833 bing_bing 2020-3-3 13:47
[求助] command file 要怎么学？ wyt18697340152 2020-2-28 32826 firewolf223 2020-3-2 18:33
[求助] LVS错误问题 新人帖 一个很酸的李子 2020-2-29 53626 Cindyren 2020-3-2 17:26
[求助] Calibre中LVS options问题 乐乐8 2020-3-2 01559 乐乐8 2020-3-2 14:40
[求助] 关于rcx过程中电阻的提取 - [悬赏 50 信元资产] 大力射门 2019-2-18 32739 aibbt 2020-3-2 09:00
[求助] 关于模拟电路版图的硕士论文题目 - [悬赏 50 信元资产] 会飞的肥兔子 2017-3-9 52570 aibbt 2020-3-2 08:58
[求助] 求助 家里蹲研究生 2020-2-29 01674 家里蹲研究生 2020-2-29 16:19
[求助] cdsinit 新人帖 c遇见 2020-2-25 84187 aibbt 2020-2-28 08:33
[求助] STI area fangwang85 2020-1-20 72956 fangwang85 2020-2-25 14:25
[求助] 51中怎样批量去掉layoutXL调用时自带的guardring 新人帖  ...2 Galileo_Galilei 2019-11-21 115678 xiaoyunbaixue 2020-2-24 20:23
[求助] 请问DRC中的metal stack问题 新人帖 方兴未艾 2020-2-19 54767 梅希 2020-2-24 18:44
[原创] Cadence上可以实现Verilog与Layout的转换吗？ Trafford 2020-2-5 52368 aibbt 2020-2-18 20:05
[求助] 用pcell方法建立了一个mos管调出来发现默认尺寸有一端没有孔 xiaoyunbaixue 2020-1-14 22185 aibbt 2020-2-18 20:02
下一页 »
1 ...271272273274275276277278... 382下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-15 17:52 , Processed in 0.157034 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块