Layout讨论区今日: 0|主题: 13365|排名: 113

版主: snk88, mickey1999, jian1712, lixiaojun707, cxl666

1 ... 283 284 285 286287288 289 290 ... 382 / 382 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[其它] 大佬们，干版图还能养家糊口吗 ...2	jsyzyz 2018-12-22	168432	Rhys 2019-5-23 19:55
[求助] 关于选择lsw layer快捷键 ...2 3 4	tianxiong_14 2016-1-11	3312805	lechunlingcola 2019-5-23 09:49
[求助] SMIC工艺的GDS转换成TSMC的GDS ...2	jiaxinshui 2015-8-26	116673	mythvicky 2019-5-22 22:18
[求助] MOS管从原理图中产生后，无法再更改管子参数是为什么？	支煜 2019-5-13	22039	wsy0913 2019-5-21 17:25
[求助] 请问毫米波或者射频IC的版图方面有什么好的参考资料吗？	kanon0530 2019-5-20	21982	kanon0530 2019-5-20 11:16
[求助] 关于长dummy	铭生 2019-5-17	43636	chinarml 2019-5-18 22:17
[讨论] 电阻问题，求教	ptadx 2012-5-1	88848	hadeheng 2019-5-18 10:40
[求助] calibre 2017 runset逆天bug	merry_chai 2019-2-28	34406	daxian 2019-5-16 12:06
[求助] 求教：哪位大神能解释一下有源区和场区的区别？？？	不识君 2019-5-15	27326	不识君 2019-5-15 15:42
[求助] 画版图做DRC检测时出现Failed to find DRC rules divaDRCrul in library	支煜 2019-5-13	12049	wsy0913 2019-5-14 10:15
[求助] virtuoso IC617，如果layout中存在emptycell，导出gds时会有warning或者error提示吗	水晶球lyg 2019-5-13	11923	jhdu 2019-5-14 08:58
[求助] 画版图时，想选择衬底为integrated，为什么选不了？	支煜 2019-5-13	01583	支煜 2019-5-13 15:33
[求助] 外延层对latch up的影响	cst00 2019-5-10	12895	yanpflove 2019-5-10 17:49
[求助] 请问多阈值的版图怎么画？就是一个电路图中包含常规阈值、高阈值和低阈值的管子	清卿子衿 2019-5-8	93332	chengji1999 2019-5-10 09:08
[资料] virtuoso vruler 十字标尺的函数有会的吗？	chinarml 2019-5-9	12795	yanpflove 2019-5-9 11:34
[求助] laker如何单独取消一条高亮线？	taohuachangkai 2016-8-2	89605	夜空星梦 2019-5-9 11:07
[求助] candence virtuoso 的shift +鼠标右键翻转功能是否有机会改善	3512596 2013-4-8	29988	chinarml 2019-5-7 17:41
[求助] 层次化删除指点的版图元素	ziyibailing 2019-5-7	21882	ziyibailing 2019-5-7 10:20
[求助] 求助关于SMIC180nm EEPROM工艺的HVPMOS的DNW问题	SuperLYL 2019-4-21	74843	SuperLYL 2019-5-4 10:37
[讨论] 找到tanner ledit 教學網站原來可 import cadence ...2	andy2000a 2013-4-3	1617390	se3 2019-5-2 21:12
[原创] 格点设置是参考DRC文件还是技术文件？	sudabin 2019-5-1	01738	sudabin 2019-5-1 08:32
[求助] v2lvs把verilog转化为spice网表，option选项设置	czldjl 2019-4-30	12290	yiweikun 2019-4-30 14:28
[求助] calibre图形界面里不能修改和键入字符	sudabin 2019-4-29	62289	sudabin 2019-4-29 21:21
[求助] 【求助】5141的版图通过CDB转OA到IC617后，版图中的通孔无法显示	AdamLeeCN 2019-4-25	62325	sanmuyang 2019-4-28 10:41
[求助] pvs lvs rules file	叶落 2019-4-27	43254	叶落 2019-4-28 09:31
[求助] 怎样把CDB格式的电路库转成OA格式的电路库？	sudabin 2019-4-27	21700	sudabin 2019-4-27 23:58
[求助] 芯片级LVS case求解 - [悬赏 50 信元资产] ...2	18800261604 2019-4-23	176316	poly_lq 2019-4-26 17:38
[求助] 关于AC仿真中spectre的问题	topf002 2019-4-20	42340	leehying 2019-4-26 14:23
[求助] DRC如何只跑一个选项	西瓜慧子 2019-4-26	44682	西瓜慧子 2019-4-26 11:49
[求助] 关于technology file的一些问题请教 ...2	xnkdzjf 2013-3-19	139858	skk9108 2019-4-26 10:15
[求助] 怎么L-EDIT导入GDSII？？？	wxp248664668 2019-3-30	12455	wxp248664668 2019-4-24 10:57
[求助] abstract抽取lef时导入的lef文件怎么获取	dongjunjie 2018-12-3	43025	gret 2019-4-23 00:21
[求助] calibre无法做DRC ...2	578738434 2015-12-29	1614146	xulikang 2019-4-22 16:26
[求助] Abatract坐标错误求教	even810223 2019-4-18	51973	even810223 2019-4-22 15:44
[求助] IC layout 完了以后，怎样标明管脚1 的位置？	chj88 2019-4-22	41882	chj88 2019-4-22 10:10

1 ... 283 284 285 286287288 289 290 ... 382 / 382 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

Layout讨论区今日: 0|主题: 13365|排名: 113

快速发帖

浏览过的版块

Layout讨论区 今日: 0|主题: 13365|排名: 113

快速发帖

浏览过的版块

Layout讨论区今日: 0|主题: 13365|排名: 113