设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区
收藏本版 (505) |订阅

Layout讨论区 今日: 0|主题: 13365|排名: 113 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[讨论] 关于 calibre寄生参数多提，比芯片测试结果差 玻璃坦克 2014-5-28 36712 chaojoe 2014-6-3 20:41
[原创] 818PDK设计软件 michael.hong 2013-2-6 32994 碎阳碎秋 2014-5-31 22:03
[求助] 求助器件仿真完显示错误的问题 飘落尘埃 2014-5-30 01994 飘落尘埃 2014-5-30 23:39
[求助] 如何合并两个网表 xiaoyu1987 2014-5-17 83888 semico_ljj 2014-5-30 22:12
[求助] 求助：如何创建自己的netlistprocedure 飘落尘埃 2014-5-27 12436 tb0403 2014-5-27 21:45
[求助] 为什么RUN PEX时rule file与run directory不在同一个文件夹会报错 as1234 2014-5-23 43033 chongzi_33 2014-5-26 22:24
[求助] 转cdl 网表的问题 新人来了 2014-5-26 12975 chongzi_33 2014-5-26 22:22
[讨论] cadence中版图如何实现涨缩？ Hyacinth1292 2014-4-2 84645 deyi2007 2014-5-24 07:59
[求助] 求下载论文一篇 liyongyuan110 2014-5-11 12784 tb0403 2014-5-23 21:58
[求助] 一个layout上的两个NMOS接不同的substrate 电压  ...2 yankee11233 2014-5-1 128310 firewolf223 2014-5-23 12:21
[求助] 请问以下问题该如何解决？ mlch1992 2014-5-20 03642 mlch1992 2014-5-20 22:14
[求助] 华宏ESD 785449525 2013-1-30 33341 巍峨山 2014-5-20 20:57
[讨论] cadence导出网表失败 withoutdreams 2014-4-7 34138 Wilhelm 2014-5-20 17:26
[讨论] layout匹配方面问题 大力射门 2014-5-19 33769 dabing 2014-5-20 09:30
[求助] 怎样合并版图单元？ rzls007 2014-5-14 94643 rzls007 2014-5-19 14:43
[求助] 怎样使creat multi path 在pdk里而不用每次去load呢？ 大江南北 2014-5-12 32440 lijianxin04 2014-5-19 09:35
[求助] 版图单元名称的位数最多为多少？ rzls007 2014-5-14 42520 rzls007 2014-5-19 08:37
[求助] 请问各位大牛有没有专门介绍特殊器件结构版图书籍或者资料啊？ 遗忘的阶梯 2014-5-17 02799 遗忘的阶梯 2014-5-17 19:23
[讨论] 问个整版LVS的问题 danglang 2014-5-15 44322 deyi2007 2014-5-17 07:07
[求助] 版图中如何将一个库中的很多cell同时拷贝到另一个库中？ 玲儿 2014-4-28 34749 xxelement 2014-5-14 17:06
[求助] ESD器件版图布局问题 wingofray 2014-5-14 24932 xxelement 2014-5-14 17:01
[求助] cadence 记住user prefernces 大江南北 2014-5-12 22955 qianjun526 2014-5-13 18:20
[原创] ICC中关于"my_insert_anchor_buffer"命令 yamail 2012-10-11 53717 e07610230 2014-5-13 15:26
[求助] 求一个简单的adc原理图，不是版图 - [悬赏 70 信元资产] 咖啡猫 2014-5-7 23303 咖啡猫 2014-5-12 15:23
[求助] 电流镜lvs时，calibre始终不能识别管子，总是报错 huhudebin 2014-4-29 96800 大力射门 2014-5-12 09:56
[求助] win版的cadence allegro和linux的cadence在画版图有何区别？？ xuanlove2008 2014-3-6 15378 guanxiang2009 2014-5-11 20:22
[原创] PIP电容做LVS提示宽长参数没有的问题 cczhanglc 2014-4-29 23372 cczhanglc 2014-5-10 18:46
[求助] linux登录普通用户产生GDMcouldnotwritetoyourauthorizationfile. zhouyunye195 2014-5-10 02174 zhouyunye195 2014-5-10 16:53
[求助] layout LSW中几个层的用法和区别？ happyjane_999 2012-11-22 65291 wolfman.xiong 2014-5-8 11:40
[求助] Virtuoso 软件出现这种情况 求大神，指点 咖啡猫 2014-5-6 33782 939903347 2014-5-7 23:37
[求助] cadence告诉求助，急 zgln1234 2012-8-29 84878 水啁啾 2014-5-7 19:32
[求助] LSW中的AV、NV、AS、NS分别是什么意思？ pigintree 2012-3-30 714664 水啁啾 2014-5-7 19:10
[求助] 为什么参数提取查看到的原理图阻值变小了？  ...2 小小天地 2014-4-24 136345 小小天地 2014-5-2 18:06
[求助] chrt35工艺，版图中的pnp管在原理图里没有symbol怎么办 huhudebin 2014-4-29 02207 huhudebin 2014-4-29 21:52
[求助] 如何取消cadence里面的大写键？ 大江南北 2014-3-12 63806 qianjun526 2014-4-28 15:01
下一页 »
1 ...350351352353354355356357... 382下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 09:09 , Processed in 0.219078 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块