在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
【aliputa出品】DC(Design Compiler)综合的简单流程|中文|适合初学|保证你看了就会用  ...23456..29 aliputa 2008-12-3 28559150 blitzade 2025-7-9 10:04
[资料] KeyStone Architecture Universal Asynchronous Receiver/Transmitter (UART) ZhengQC 2025-7-8 2517 blitzade 2025-7-9 09:59
[资料] System-on-chip design with Arm® Cortex®-M processors: reference book ZhengQC 2025-7-8 2540 zhb9103 2025-7-9 08:20
[资料] 【首发】数字滤波器的MATLAB与FPGA实现 ALTERAVERILOG版 VHDL版  ...23456..21 yeyazi 2017-8-14 20152227 yuanwolf2008 2025-7-9 06:58
[求助] 《数字滤波器的MATLAB与FPGA实现——Altera/Verilog版(第2版)》  ...2 xiewushuang 2021-7-15 203980 yuanwolf2008 2025-7-9 06:56
[资料] 数字滤波器的matlab与fpga实现 pdf  ...23 菜鸟要飞 2015-5-6 2813572 yuanwolf2008 2025-7-9 06:53
[资料] 《数字滤波器的MATLAB与FPGA实现》随书光盘  ...23456..32 pandora 2012-10-19 31678183 yuanwolf2008 2025-7-9 06:47
[原创] 经验分享Dumping VCS Annotated Stack问题!  ...23456 smartzz 2018-10-26 5322434 tvs 2025-7-8 18:26
[资料] jesd204b & jesd204c standard  ...23 杨昊 2023-3-16 216940 user_kgsgbg 2025-7-8 15:25
静态时序分析(Static Timing Analysis)基础与应用(上)  ...23456 wapoca 2009-6-20 5026765 Anne_xiyuan 2025-7-8 10:11
[资料] verilog编程艺术扫描版 新人帖 nuaaliuyu 2025-6-24 2467 zzwwpp1986 2025-7-7 18:19
[资料] debug LEC的培训资料(Cadence)  ...23456..7 gellmann 2014-8-23 6626948 Lavender888 2025-7-7 18:14
[资料] PrimeTime_ PX user guide 功耗分析 BellaYang 2025-6-20 2555 blitzade 2025-7-7 14:19
[资料] systemverilog for rtl design  ...23456..8 totuwei 2020-5-21 7625132 rocsman 2025-7-6 20:19
[资料] 【下载】 Zynq Book 中+英+源码  ...23456..35 suisuisi 2019-7-24 34981768 johnpisces2 2025-7-6 19:04
[资料] 修煉神功 健步如飛的密技 通信中數字信號處理英文秘笈  ...2 eisbergeisberg 2022-12-10 175530 cqcet_tao 2025-7-6 17:44
[资料] 开源arm core stormpetrel 2015-4-22 43519 rocsman 2025-7-5 17:37
[原创] 一个SPI Flash仿真模型  ...23 huhoo 2017-4-27 228561 skyze 2025-7-5 16:33
[原创] 《FPGA Prototyping by SystemVerilog Examples》  ...23456..8 pwang7 2021-10-14 7219058 Jeff1010 2025-7-5 10:47
VHDL教程 samuelcxq 2009-9-20 93778 知止233 2025-7-4 19:41
[资料] TI 时钟相关培训资料  ...2 ilovinit 2016-7-7 177121 慕之少艾 2025-7-4 18:51
[资料] 数字设计基本功书籍 何老猫shygo 2024-8-26 93158 Ralphjh 2025-7-4 18:03
经典的synopsys verilog培训资料  ...23456 yingcui88373 2008-7-20 5914855 blitzade 2025-7-4 16:55
非常经典的synopsys的verilog培训资料 yingcui88373 2008-7-18 62684 blitzade 2025-7-4 12:21
[资料] 【Ebook 2017】Understanding Digital Signal Processing with MATLAB and Solutions  ...23456..7 hsh22 2018-9-6 6719247 zixin1hao 2025-7-3 09:37
[资料] 【Verilog传奇:从电路出发的HDL代码设计】一本比较轻松的入门书籍  ...23456..7 PayPal 2022-9-5 6513582 jimcmwang 2025-7-3 01:38
华为_大规模逻辑设计指导书.pdf jiangyq 2009-9-25 92832 Ethan7576 2025-7-2 17:19
[原创] 《数字设计 系统方法》  ...2345 pwang7 2021-12-12 4814404 Ethan7576 2025-7-2 17:13
[资料] 数字设计vedio算法书个人珍藏!!!!  ...2 何老猫shygo 2024-8-26 123328 Ethan7576 2025-7-2 17:12
[资料] 【电子书】low power design essential  ...23456..10 gellmann 2014-8-12 9229827 jinyl123 2025-7-2 16:46
[资料] Analog Circuit Design:A Tutorial Guide to Applications and Solutions  ...23456..9 uestcqlm 2011-12-24 8327046 sunyincan 2025-7-2 13:48
[原创] 8051 IP 核 和80251 IP核 111_ZH 2017-4-27 86043 111_ZH 2025-7-2 10:39
[原创] 华为verilog p培训资料  ...2 nulijiayou 2013-5-30 176631 trusttime 2025-7-2 09:33
[资料] Xilinx Vitis/Vivado 2024.2安装文件  ...2 janetchin 2024-12-27 153873 tingyc 2025-7-1 20:55
[资料] Cadence:LEF/DEF 5.8 Language Reference 邝卓宇 2023-9-18 83057 黄钊 2025-6-30 23:21
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 11:54 , Processed in 0.069042 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块