在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 求助各位大侠再ubuntu下如何安装.ixl文件 jakecumt 2019-2-1 12024 jakecumt 2019-2-1 15:16
UltraEdit-32 SystemVerilog高亮文件  ...23 chkmin 2008-8-26 2827232 yangjz7032 2019-2-1 14:39
Modelsim SE 6.2b 的licence问题!!  ...23456..11 yelothon 2007-3-24 10943698 zisa 2019-1-31 14:31
[讨论] TetraMax生成stil以及wgl文件 zjl840928 2019-1-30 12918 zjl840928 2019-1-31 10:19
[资料] cadence INCISIV_12.10.001  ...234 lsqswl 2012-9-4 3520215 jeff205952 2019-1-31 00:07
[资料] I-2013.12 IC Compiler Flat Flow Implementation Incremental Training  ...2 dboyman 2015-12-31 144891 tpungi 2019-1-30 21:19
[讨论] TetraMax生成stil以及wgl文件 zjl840928 2019-1-30 02581 zjl840928 2019-1-30 15:26
防护方法本质安全型防护(防爆标志: Exia )Intrinsically Safe Ex ia paul_czs 2009-4-23 12259 g3741 2019-1-30 09:56
[原创] Altera FPGA CPLD设计基础篇 (pdf, 清晰)  ...23456 hjchen01 2010-3-15 5131639 Andy126 2019-1-29 18:36
[资料] Verdi所有新手入门资料搜集 iNostory 2018-11-6 83229 Raininheaven 2019-1-29 14:36
完整版的Writing_testbenches_using_SystemVerilog  ...23456..25 enjoyIC 2007-6-22 24145171 wangzhe3171 2019-1-29 14:33
[资料] ISE12.1 LICENSE 完全破解  ...23456..19 mypcbok01 2010-12-19 18443303 u-527 2019-1-29 14:01
[资料] Kreyszig E - Advanced Engineering Mathematics - Wiley 2006 9Ed  ...2345 hi_china59 2010-2-3 4212185 student2010 2019-1-29 08:45
[资料] 3篇文章搞定 multicycle  ...2 无言之约 2013-12-25 187491 jieting612 2019-1-27 14:30
[原创] 【求助】Questasim10.4e 安装后,出现如下两个异常现 yangjz7032 2019-1-26 01540 yangjz7032 2019-1-26 10:14
[资料] FPGA视频资料 zydx214737 2016-10-19 42398 lixin1207 2019-1-25 08:02
[资料] 如何读懂时序图  ...23 南风ocean 2012-12-7 229276 qncl 2019-1-24 23:50
谭浩强C语言全书word版 09211956 2009-11-25 86943 chomepa 2019-1-24 11:31
[资料] starrc_vC-2009.06-SP2.rar 你懂的 千脑无金币免费下载  ...23 yajunjakey 2011-3-27 249479 stevenccm 2019-1-23 17:06
!!数字VLSI设计方法_2009_05_福州大学集成电路培训_by清华  ...2 wodeccbp 2009-7-8 196483 QQben 2019-1-23 12:30
fpga在软件无线电应用中的同步技术 易明 2009-8-26 22150 jesien 2019-1-23 10:57
[资料] Verilog数字系统设计教程(第二版)+夏宇闻,高清版的! 不懂也不问 2019-1-22 21963 apteye 2019-1-22 23:00
[原创] EDK133详细入门实例  ...2 ocwang 2012-6-1 197543 ferrarilee 2019-1-22 15:50
数字逻辑电路分析与设计(北大微电子系讲义)  ...23456..10 leesjtu 2008-5-10 9122869 lingdang_xiao 2019-1-22 12:10
[资料] IC设计的基础教程-集成电路设计宝典 陆地巡洋舰 2019-1-17 62099 An.yi 2019-1-22 10:58
[经典] An ASIC Primer  ...2 gob2000 2007-12-8 196099 secant0711 2019-1-20 23:17
《Guide to HDL Coding Styles for Synthesis》  ...23456..9 alenww 2006-10-9 8922781 secant0711 2019-1-20 23:02
[资料] 基于FPGA的FIR滤波器设计--报告及VHDL程序 陆地巡洋舰 2019-1-7 31828 都市小虫 2019-1-20 22:57
[资料] USB PHY Interface Specifications  ...234 hsiangantw 2010-6-2 3911719 花涛 2019-1-20 18:58
[资料] 基于verilog 的同步FIFO设计 不懂也不问 2019-1-9 11664 babikambing 2019-1-20 15:44
[资料] FPGA实现串行接口 RS232 陆地巡洋舰 2019-1-17 31722 babikambing 2019-1-20 09:14
[资料] Prime Time Fundamentals User Guide 2010.06 (synopsys pt)  ...23456..12 sicheng139 2010-6-14 11328493 17853317079 2019-1-19 19:20
[资料] VerilogHDL那些事儿V3.0  ...23456 szp9912 2010-12-20 5016042 gotogether 2019-1-18 13:48
[资料] CMOS模拟集成电路设计pdf 陆地巡洋舰 2019-1-17 22042 apteye 2019-1-17 22:45
Principles_Of_Verifiable_RTL_Design.2nd.Edition bjbtxy 2007-7-5 62852 zhy_seu 2019-1-17 09:05
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-12 08:20 , Processed in 0.401958 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块