在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[资料] 跨时钟域问题(Clock_Domain_Crossing)  ...23456..9 dizhixiong 2011-10-7 8219591 sailingoal 2018-5-15 11:10
我所收集的状态机资料(四篇)  ...2 creese 2008-5-6 174568 sailingoal 2018-5-15 11:08
modelsim+synplify+quartusII+matlab互调大集合  ...23456..29 nan123chang 2008-5-19 28840782 lunmag 2018-5-15 10:08
iMPACT user guide  ...2 dletop 2009-5-31 114837 iNostory 2018-5-14 16:05
[资料] 特权资料 m593974167 2018-4-19 71945 alter_chen 2018-5-14 10:16
[资料] FPGA应用开发入门与典型实例(修订版) lvhf 2018-5-4 12152 weigaozu 2018-5-12 07:30
[资料] 特权资料 m593974167 2018-4-19 72211 weigaozu 2018-5-12 07:24
[资料] PrimeTime_StandAlone tool version G-2012.06-SP3  ...234 baiwujushi 2013-8-13 308685 sarther 2018-5-11 15:41
Matlab link for Modelsim 用户指南  ...234 cbhust 2008-1-8 339814 dreamfly123123 2018-5-11 15:18
[转贴] OReilly.Python.for.Unix.and.Linux.System.Administration.  ...2 guruzoa 2012-7-12 144926 dreamfly123123 2018-5-11 15:05
[资料] 跨时钟域设计的经典论文  ...23 nkhuhuhu 2010-12-13 237837 bettermanjh 2018-5-11 14:23
[资料] digital-signal-processing-demystified  ...2 A1985 2010-5-9 124350 yuanpin318 2018-5-11 09:36
pci2.1 pci2.2 pci-x的协议  ...23 geniousb 2009-3-25 278979 lmin 2018-5-11 08:58
人工智能资料 dfsmile 2009-4-25 95665 cdting 2018-5-11 01:17
【Xilinx 强烈推荐FPGA工程高级设计】EDA先锋经典:xilinx ISE 9.X FPGA 高级设计  ...23456..29 wxxhn 2009-9-17 28645219 532776734 2018-5-10 19:58
[资料] 【首发】Xilinx ISE 9.X FPGA/CPLD设计指南以及书附带光盘(源代码和视频)!!!  ...2 kuloloo 2010-5-31 1410938 532776734 2018-5-10 19:57
[原创] 原创-Xlinx+ISE+9.X+FPGA_CPLD设计指南(2).pdf zhuyujian 2012-10-6 52859 iNostory 2018-5-10 16:29
[原创] ise自动化仿真环境 qwpsmile 2013-1-22 22630 iNostory 2018-5-10 16:28
[资料] ISE 时序约束教程  ...23 zyffpga 2013-4-14 299204 iNostory 2018-5-10 16:12
[资料] FPGA高手必看资料,Xilinx的ISE软件高级设计功能的使用,强烈推荐!!!  ...23 pzfok 2014-4-7 238365 iNostory 2018-5-10 16:10
Springer 2009最新书籍!Clocking in Modern VLSI Systems  ...23456..13 lotusky 2009-8-22 12723995 irwinluo 2018-5-10 14:30
CMOS集成放大器的优化设计  ...2 zhutiancheng 2006-12-5 104583 QQben 2018-5-10 14:16
[资料] 基于FPGA的串口(UART)通讯设计(已打包)  ...234 pontiff 2012-1-31 3312848 xingye777 2018-5-10 13:45
COMPLETE DIGITAL DESIGN  ...23456..7 fancy77 2006-2-24 6716477 jcchan 2018-5-10 13:23
[资料] Verilog and SystemVerilog Gotchas(国外经典教材)  ...23456..9 muwu324 2010-9-22 8320849 Ralphjh 2018-5-10 11:33
[资料] V&SV Gotchas--Stewart Sutherland ddstormcn 2012-10-31 32704 yuanpin318 2018-5-10 00:03
[求助] 基于FPGA的数据采集 yuanchaojian 2018-5-9 01822 yuanchaojian 2018-5-9 15:41
[资料] 硕士毕业论文-基于FPGA的FIR滤波器的设计  ...23456..11 cjackson 2010-2-17 10729653 feii 2018-5-9 11:34
基于FPGA-CPLD设计与实现UART  ...2 sofarsobad 2006-11-6 176206 何以明心 2018-5-9 10:16
[资料] 基于FPGA/CPLD的UART功能设计 forecyk 2009-12-26 32265 何以明心 2018-5-9 09:49
DC Lab  ...23 dimshadow 2007-11-19 297963 iNostory 2018-5-8 13:53
[资料] DPCM - digital compression encode  ...2 suifengqu103 2014-9-17 155322 ddale 2018-5-8 13:46
[资料] 在XILINX的V6系列FPGA中使用的CRC32(64位输入)模块 精华3  ...23 lucien_1986 2011-10-23 2616697 jackroche 2018-5-8 10:37
[英文原版共享] Digital Image Processing (Third Edition)  ...23456..10 farocean 2009-4-27 9023870 jimcmwang 2018-5-7 23:48
[原创] Cordic算法使用Veriolog设计cos sin函数 芥子舟 2018-4-16 52622 plaserjet 2018-5-7 17:02
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-13 04:03 , Processed in 0.463489 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块