在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
Aldec Аctive HDL 8.2  ...2345 sertek.tw 2009-11-24 4414475 h9f3 2017-10-16 12:37
[资料] 【书】Designing Digital Computer Systems with Verilog  ...234 jerrycao 2010-9-14 379704 h9f3 2017-10-15 21:36
[转贴] UltraEdit 使用的verilog 和systemverilog 代码加亮文件  ...23456..7 silencefpga 2011-1-19 6121431 h9f3 2017-10-15 21:35
[资料] DDR3设计教程  ...23 林缘 2015-8-18 256858 hidealex 2017-10-15 13:37
[转贴] Fizzim2 一个所见即所得的状态机工具  ...2 zangto 2016-3-29 106017 杨义 2017-10-14 19:09
[资料] McGraw-Hill - Digital Filter Designers Handbook.  ...234 alvinact 2010-4-6 348003 david69 2017-10-14 12:21
[资料] Digital Communication Over Fading Channels  ...2 luyuan81 2013-5-29 104679 yc0000 2017-10-13 01:28
Simulating the phase noise contribution of the divider in a phase lock loop  ...234 gdarboux 2006-12-26 3811228 skygardon 2017-10-12 23:22
[讨论] 提供vivado 2015.4上jesd204b v6.2的lic激活文件 glace12123 2017-9-19 12064 h9f3 2017-10-12 21:54
[资料] FPGA静态时序分析  ...23 abner_cheng 2017-6-7 206386 jack_20150410 2017-10-12 14:26
[其它] quartus ii 11.1 & modelsim 10.0c 的c.r.k.  ...234 tomlih 2011-12-15 3018875 hitlzq 2017-10-12 08:33
[资料] FPGA和图像处理相关资料 424202632 2017-9-24 52887 花涛 2017-10-11 22:05
锁相环PLL原理与应用  ...23456..31 bobo1982 2006-7-2 30263798 yangptzn 2017-10-11 15:20
[原创] 一款很好用的Xilinx FPGA核心板 liping09003 2017-10-6 22873 liping09003 2017-10-9 21:27
[资料] VERILOG实现任意分频任意占空比  ...23456..7 liukai14052 2010-11-13 6717166 anytao 2017-10-9 20:25
[资料] design compiler s37909 2014-6-24 52830 lin_000 2017-10-9 15:38
[资料] Design for Embedded Image Processing on FPGAs  ...23456..8 nieyang_eda 2012-3-19 7318035 h9f3 2017-10-8 21:35
[资料] Flash FPGA vs. SRAM FPGA SEU immune cxyfisher 2013-8-11 44781 都市小虫 2017-10-8 17:51
[原创] where to find workshop or labs for PrimeTime xiaoyisimonguo 2017-10-7 02559 xiaoyisimonguo 2017-10-7 06:17
[原创] Analog Design for CMOS VLSI Systems  ...23 xdmicro 2010-4-24 218893 Ryggeor 2017-10-6 19:06
[求助] 求IC5141下载地址 - [悬赏 30 信元资产] 517096817 2017-10-5 01927 517096817 2017-10-5 22:44
[求助] help on DFT in design compiler xiaoyisimonguo 2017-10-4 01791 xiaoyisimonguo 2017-10-4 13:14
[资料] 关于FPGA毕业论文资料,特此共享! cniclayout 2016-9-18 83360 随缘213 2017-10-3 20:00
[资料] FPGA_ASIC-深亚微米下ASIC后端设计及实例  ...23 pebay888 2013-7-14 216778 ssdd_yy 2017-10-2 23:12
[资料] 基于Verilog FPGA 流水灯设计_流水灯源码 明德扬教育 2017-8-3 82588 h9f3 2017-10-2 22:20
SystemC专业级教材影印清晰版:System Design with SystemC  ...23456..23 moonsinger 2008-3-12 22336559 h9f3 2017-10-2 01:16
[资料] FPGA黑金学生开发板(EP2C5Q2C8)交通灯(含音乐)  ...2 南风ocean 2013-4-18 105356 随缘213 2017-10-1 20:36
清华memes的讲义(学校设了密码,防止外面人看,我有密码)  ...2 philipzhou 2006-3-7 137210 h9f3 2017-9-30 22:26
[资料] Electronic troubleshooting  ...2 keenboyee 2016-12-14 133705 h9f3 2017-9-30 22:21
[资料] Modelsim 仿真技巧  ...23 cnsnowwolf 2017-9-8 225769 h9f3 2017-9-30 22:11
[求助] 有没有人可以提供交通信号灯的verilog,非常感谢! 随缘213 2017-9-30 01917 随缘213 2017-9-30 19:40
[讨论] CDC(Clock dmain check)  ...23 soelife 2012-7-26 2811272 lubee2011 2017-9-30 16:44
[资料] physical design material  ...2 ssusheel444 2013-2-24 104032 h9f3 2017-9-29 21:58
VCS training  ...23456 绝地苍狼 2006-7-9 5214774 h9f3 2017-9-29 21:52
通信书籍(不可多得)  ...2 hzx1624 2009-2-26 134600 myforever 2017-9-29 16:17
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-13 18:43 , Processed in 4.086395 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块