在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[资料] Verilog Designer's Library  ...23456..11 asyou 2011-3-30 10140215 af_cn 2025-2-6 22:07
[原创] SD 卡host controller IP core Verilog 代码(包含仿真平台)  ...23456..19 xjm527 2013-2-19 18255630 murphy522 2025-2-6 15:43
[资料] axi,ahb总线协议spec和中文精简版  ...23456..7 lygwzy 2020-6-12 6122131 gychen1993 2025-2-6 13:08
[求助] EDA软件的虚拟机 新人帖  ...2 xyysun 2022-3-4 147722 wjw1997 2025-2-5 19:21
[资料] MIPI DPHY(v2.5,19年),CSI2(v2.5,18年),DSI(v1.3 15年)  ...23 juhuapaul 2022-1-26 267482 asic_soc 2025-2-5 16:54
[求助] 【求Springer书籍】Shared-Memory Synchronization  ...2 free2bird 2025-1-12 181976 flyskyseu 2025-2-5 11:28
[资料] ASIC/SOC FUNCTIONAL DESIGN VERIFICATION 好书分享!!!  ...234 beita 2021-8-11 309211 bruce2246 2025-2-4 17:11
[求助] vcs后仿命令 nullptr 2025-2-3 0534 nullptr 2025-2-3 20:35
[资料] 芯片面积估计方法 精华3  ...23456..15 wbmliuh@163.com 2014-12-29 14875336 chf1 2025-2-2 20:54
[原创] 64位modelsim以及questasim破解无法生成LICENSEN.TXT文档问题解决方式  ...234 theskyofsnail 2017-3-15 3417544 hustye 2025-2-2 15:38
[资料] Synthesis and Simulation Design Guide UG626 (v 14.4) December 18, 2012 gavin99 2025-1-20 5771 xfl_in 2025-2-2 12:30
[资料] FPGA入门书籍:VERILOG HDL数字设计与综合 第2版 本科教学版_OCR文字版.pdf shiner_chen 2018-12-28 72783 studentedu 2025-2-2 10:45
[资料] FPGA入门书籍:VERILOG HDL数字设计与综合 第2版 本科教学版_OCR文字版.pdf  ...2 陆地巡洋舰 2019-2-15 134658 studentedu 2025-2-2 10:40
[其它] Writing testbenches using SystemVerilog.pdf  ...2 studentclass78 2014-12-20 107909 clslhy 2025-2-2 08:58
[资料] dft test 必看之2VLSI Test Principles and Architectures Design for Testability  ...2345 xuecunhu 2013-2-2 4014128 zhb9103 2025-2-1 17:54
[资料] synplify pro 经典教程  ...2 qinzhanao 2011-10-28 176077 zhb9103 2025-2-1 15:50
[求助] synplify多驱问题 - [悬赏 5 信元资产] lijunjie111 2024-8-20 32452 zhb9103 2025-2-1 15:45
[资料] netfpga 源代码,路由器系统方案  ...23 never1978 2011-12-29 2811523 xdrxdr 2025-2-1 06:44
[转贴] 详解.sdc文件和.sdf文件的区别  ...23456..14 nishuiqiqiu 2011-2-21 13856465 zhb9103 2025-1-31 18:20
Using SystemVerilog Assertions in Gate-Level  ...234 tomyang2008 2008-7-19 328244 zhb9103 2025-1-31 16:51
[原创] T$MC Reference Flow Release 5.0  ...23 femail001 2010-9-27 2910424 arasi7 2025-1-31 01:22
[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis using SystemVerilog for ASIC and FPGA design  ...23456..12 yesbird 2019-10-23 11937747 zhb9103 2025-1-30 19:11
[资料] IC Compiler (icc) documents 资料合集  ...23456..17 barrypp 2013-4-19 16452846 perfectodra 2025-1-30 16:09
[springer]Methodology For The Digital Calibration Of Analog Circuits And Systems  ...23456 sdwsh 2008-6-21 5614900 cyberwillis 2025-1-30 06:59
[资料] SystemVerilog硬件设计及建模  ...23456..13 songxiayiqi 2015-7-16 12746177 i_test 2025-1-29 22:33
[资料] systemverilog 第三版(writing testbench)  ...2345 yuhao752331043 2016-11-3 4721414 zhb9103 2025-1-28 16:52
[求助] Mentor Graphics System Verilog UVM Student Workbook 新人帖  ...2 gobar25 2021-8-19 104330 cyberwillis 2025-1-27 20:59
台湾CIC内部资料,synthesis,verilog等(台湾晶片中心),台湾这方面确实很强  ...23456..46 masaka_xlw 2009-4-5 45161451 潛龍勿用 2025-1-27 09:31
[资料] Xilinx新一代FPGA设计套件Vivado应用指南  ...23456 machaokuku 2019-7-16 5319805 xiaoxiaohe 2025-1-25 08:06
[资料] Modelsim10.1c + debussy5.4 cjz5209368 2016-8-19 86460 ericchen228 2025-1-25 02:21
[资料] JPEGfpga实现好文章参考  ...23 lhlhualin 2017-11-5 229208 hclin 2025-1-25 01:17
[原创] 孩子都能学会的FPGA:第十六课——用FPGA实现IIR滤波器 chdaj58 2023-11-30 73309 记得好好休息吖 2025-1-24 19:11
[求助] 关于opencore 网站的注册问题 lewis.l.l 2024-10-15 41121 flyskyseu 2025-1-24 15:32
[资料] 数字集成电路分析与设计: 深亚微米工艺 第3版  ...2345 icer-amies 2023-8-17 4111288 gzliuwj 2025-1-24 15:31
[资料] ug894-vivado-tcl-scripting gavin99 2024-8-2 41159 liyaqat1220 2025-1-24 01:27
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 08:54 , Processed in 0.055631 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块