在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[资料] 很好的Modelsim 学习教程  ...23 uestcliu 2011-4-2 205989 alien8448377 2012-5-21 22:25
[资料] 工程师必备-破解版PDF打印机  ...2 badboy5945 2010-3-11 174865 alien8448377 2012-5-21 21:56
固体能带理论(谢希德).part3.rar lrp2009 2008-8-28 31665 zhaohd 2012-5-21 19:17
固体能带理论(谢希德).part1.rar lrp2009 2008-8-28 31890 zhaohd 2012-5-21 19:15
Synthesis of Arithmetic Circuits - FPGA, ASIC and Embedded Systems  ...23456..8 goent 2007-5-25 7215949 aluny 2012-5-21 14:31
[资料] 共享两个关于VERILOG的coding style guoqing096 2012-5-20 14841 duan_dzj 2012-5-21 09:14
[资料] 国家中长期科学和技术发展规划纲要 FPGAASICII 2012-5-18 11831 mudu86 2012-5-20 20:31
[资料] Digital Design: with an introduciton to the Verilog HDL (5th Edition) portis 2012-5-8 42847 hfwyk 2012-5-20 18:30
vhdl 与verilog互转工具x-hdl  ...23456..50 hiker 2006-6-27 49262747 life_time 2012-5-20 15:34
Quartus和Maxplus使用指南 xuefeihua 2008-3-29 93265 haoqhao 2012-5-20 12:57
ebook <<数字信号处理的FPGA实现>>  ...2 hhhyhhh 2007-6-11 104843 qwfy007 2012-5-19 22:12
[资料] verilog黄金参考中文版,欢迎下载  ...2 wangxmu 2010-7-28 194392 libibo2000 2012-5-19 20:31
基于FPGA的QPSK调制解调电路设计与实现基于FPGA的QPSK调制解调电路设计与实现  ...234 cqm239 2008-3-12 3210742 dengtyu 2012-5-19 11:51
[资料] debussy modelism混合使用  ...2 zhourong601 2010-7-2 114218 supercommando 2012-5-19 10:29
[讨论] 同样的设计,Altera和Xilinx综合出来资源差多少? saladas 2011-3-25 77300 jackywinte 2012-5-18 18:40
EDA技术及应用(潭会生) zhaochengzhao 2009-4-29 52571 中国强 2012-5-18 15:42
[求助] Questasim DPI应用 zstree 2012-5-18 02281 zstree 2012-5-18 13:51
[求助] 哪位大哥大姐能给传一下《cpu芯片逻辑设计》 eq1999 2012-5-16 27429 悉你 2012-5-18 09:17
VHDL硬件描述语言与数字逻辑电路设计  ...234 zhaochengzhao 2009-4-29 396058 life_time 2012-5-17 19:36
[资料] Digital Systems Design with FPGAs and CPLDs FrankChen2010 2010-6-3 72259 jolenewang 2012-5-17 19:21
[资料] System Verilog 讲座  ...23 dwd361 2011-2-23 226007 s19812500 2012-5-16 23:20
[资料] 北大verilog课件 vigourous 2012-5-16 02317 vigourous 2012-5-16 22:06
基于FPGA的线性可变码位控制全数字锁相环的设计与仿真.PDF  ...234 Kevin_Yang 2006-9-29 327171 dongge10 2012-5-16 16:31
vhdl语言编写的AVR单片机IP核(含teshbench)AVR_Core zweishi 2009-1-28 51874 xhy04540451 2012-5-16 15:49
vhdl语言编写的AVR单片机IP核(含teshbench)AVR_Core  ...2 finelei2002 2009-1-26 134029 xhy04540451 2012-5-16 15:48
[原创] ACTIVE HDL哪位大侠有教程啊 mingtiandewo 2012-5-16 01885 mingtiandewo 2012-5-16 14:55
quartusII傻瓜入门教程和华为技术标准 2607104011 2009-4-9 84857 hhc789 2012-5-16 09:31
中国电信EPON设备技术要求  ...2 zengzengzeng 2009-3-14 103453 qqflybirds 2012-5-15 20:15
[资料] Timemill and Powermill 培训教材 marktang 2011-8-5 52901 edacw 2012-5-15 12:38
[资料] verilog语法--比较精炼  ...2 zitengic 2012-5-3 113962 ituluck 2012-5-15 10:55
[求助] 谁有基于Verilog的IIR滤波器设计与仿真的程序资料 Jessie77 2012-5-9 14433 down_load 2012-5-15 09:21
[求助] 项目合作-用EP4SGX530NF45I3N芯片设计一款SoC验证板 cb_liaoming 2012-5-15 02023 cb_liaoming 2012-5-15 06:23
[资料] VERILOG HDL硬件描述语言 zhengy03 2012-5-14 22044 jishuai1989 2012-5-14 15:29
[原创] 【ARM与FPGA综合设计及应用】廖义奎 译 大图转pdf 150dpi - [阅读权限 5] benemale 2012-1-7 9249 daishuxx123 2012-5-14 11:40
教你如何将cadence中的网表转换到xilinx中  ...2 gongxiao 2009-11-6 133884 bbcallpzx 2012-5-13 22:21
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-12 02:26 , Processed in 0.418024 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块