数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 149 150 151 152153154 155 156 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] FPGA读写SATA 盘	scsi 2020-12-6	43045	lans0625 2021-1-7 11:39
[原创] FPGA矿机，比特币	春野雪 2020-12-28	83033	lans0625 2021-1-7 11:38
[求助] VC707时钟模块MMCM的FVCO计算困惑	come_on_sn 2021-1-2	52829	zzj0329 2021-1-6 19:05
[求助] 谁推荐一个usb3.0 device的IP CORE，用在XILINX的V6 - [悬赏 100 信元资产]	qazasdwsx 2015-5-6	85579	bt6767ak 2021-1-6 17:59
[原创] 数字IC DC	lala0313 2020-12-31	33175	cikulangsat 2021-1-6 12:53
[求助] adpll中的最基本延迟链TDC是用Verilog实现的吗，	阿斯siur 2021-1-6	02525	阿斯siur 2021-1-6 11:18
[原创] 最近在看pcie的DMA资料，自己开发的难度大吗？ ...2	american007 2019-6-24	1610736	轩辕志瑜 2021-1-5 22:32
[招聘] 【北京/成都】奕斯伟AI芯片招聘	chenyunxin 2020-11-9	13196	学习的bandit 2021-1-5 15:36
[求助] 求开源的ip核网站~~~~~~~~	yic2000 2012-10-16	45438	apuapu 2021-1-5 15:09
[原创] asic旅程之奇怪现象	yex 2020-12-22	52867	kdwwolf 2021-1-5 13:40
[求助] vivado 工程配置文件.xpr中的sources文件路径替换	kevin_nyquest 2018-4-27	33722	zzj0329 2021-1-5 13:20
[求助] verilog编程的小问题，求指教！ - [悬赏 1 信元资产]	JINNINE 2020-12-31	83493	wxqy_anita 2021-1-5 09:24
[求助] 关于generate语句的使用	come_on_sn 2021-1-2	12350	齐天大圣 2021-1-4 17:43
[求助] VCS-2013仿真问题	squirrel_216 2015-2-4	74960	齐天大圣 2021-1-4 17:29
[原创] calibre2015	石头111 2020-12-25	22898	石头111 2021-1-4 14:13
[求助] 关于Xilinx PCIe IP核仿真 ...2 3	chanjoe525 2015-7-22	2916005	小白小白123 2021-1-3 20:42
[求助] wsl下vcs运行的问题	Feverdream 2020-5-10	13063	KGback 2021-1-3 10:20
[求助] 同步时钟和异步时钟 ...2	单行路 2017-7-27	1526576	摸摸肉肉 2021-1-1 02:53
[求助] synplify里如何禁用dsp48	zzj0329 2020-12-31	12998	zzj0329 2020-12-31 20:56
[讨论] get_cells -filter通配符问题	河源皮 2017-10-20	116589	schuang2364 2020-12-31 17:24
[原创] Pyrope，强大的HDL，支持live流程	要你命3000 2020-12-30	23254	sunfire 2020-12-31 17:23
[求助] 怎么查看某个模块是否发生了冒险呢？	come_on_sn 2020-12-31	01745	come_on_sn 2020-12-31 17:18
[原创] vcs	lala0313 2020-12-27	42897	lala0313 2020-12-31 16:05
[求助] verilog设计中赋值语句的问题，求指教！ - [悬赏 30 信元资产]	JINNINE 2020-12-29	73359	JINNINE 2020-12-31 15:12
[求助] 新人求助这个运放相位裕度为多少	liuchonghui666 2020-12-30	22495	ll_9_iu_0 2020-12-31 10:48
[讨论] 设计了一款IP核要卖给其他公司，交付时，如何加密封装？	IC菜鸟无敌 2020-12-25	74156	胖大海1991 2020-12-30 21:51
[求助] 请问coretools的license如何生成及安装方法	dqwuf2008 2020-12-30	23393	dqwuf2008 2020-12-30 17:05
[求助] xilinx k7T325配置数据问题	wangjun403 2020-11-18	94850	zzj0329 2020-12-30 14:39
[求助] VCS和matlab联合仿真求助	flyket 2020-12-28	22741	wxqy_anita 2020-12-30 09:59
[求助] axi协议incr地址公式，求指教！！！ - [悬赏 30 信元资产]	JINNINE 2020-12-28	53711	JINNINE 2020-12-29 14:03
[求助] ISE 定时仿真有结果，但是post-translate输出一直为0	come_on_sn 2020-12-29	11861	come_on_sn 2020-12-29 09:35
[求助] 请问dc综合后如何基于每个模块的clock gating报告。 report_clock_gating命令显示的好像只有总的	classfor 2020-12-28	04084	classfor 2020-12-28 17:35
[求助] ISE联合modelsim进行后仿	come_on_sn 2020-12-25	52217	come_on_sn 2020-12-28 17:18
[求助] Quartus prime Assembler报错的原因	kikazzx 2020-12-28	02723	kikazzx 2020-12-28 15:28
[讨论] 组合逻辑有没有必要复位？	linghuqiubai 2015-1-16	75356	dreamfly123123 2020-12-28 14:24

1 ... 149 150 151 152153154 155 156 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块