数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 12 13 14 151617 18 19 20 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] （瑞萨科技，群马大学)-松浦龙司ADC论文集	Wanye_guo 2019-12-24	72722	igolaps 2025-5-8 17:22
[求助] DC 综合 marco的DB output 端口被优化	yimengxiaoyao 2025-5-7	2548	yimengxiaoyao 2025-5-8 16:54
[求助] 关于图像3x3矩阵的图像处理问题	zdh1481 2025-4-18	4789	184255 2025-5-8 10:28
[原创] 芯片内部数字逻辑各模块，组建I2C总线的方式通信？	007无敌 2025-5-5	4770	zsftm 2025-5-8 09:30
[求助] 关于BRAM无法被综合的问题	iccc_learner 2025-4-9	3696	Anturze 2025-5-7 16:48
[求助] Xcelium has problem to generate fsdb file - [悬赏 100 信元资产]	yllinf 2021-7-6	98707	tengjiexx 2025-5-7 09:46
[招聘] 视频IP设计 isp设计--大公司	TTya 2025-5-7	0426	TTya 2025-5-7 09:25
[讨论] 高速设计里面的异步FIFO低延时问题	robertlee2014 2025-4-14	3791	robertlee2014 2025-5-6 18:25
[求助] LVS报错	梁思渊 2025-5-5	3590	Patrick0809 2025-5-6 14:03
[求助] dc逻辑综合过程中，先做upf还是dft scan	chengjjsihan 2025-5-3	1709	kk2009 2025-5-6 04:51
[求助] 请问大佬 RISCV 原子指令如何实现？	追乐人66 2025-5-5	0484	追乐人66 2025-5-5 18:30
[求助] DFT 在scan in 上面添加MUX 逻辑	教父 2025-5-3	0563	教父 2025-5-3 20:00
[原创] NVMe控制器之队列管理	xianuser 2025-5-3	0597	xianuser 2025-5-3 16:18
哪位大侠有用Verilog写的IIR滤波器的实例啊？ ...2 3 4	lzndcb 2009-5-7	3319950	cdting 2025-5-3 05:14
[求助] 怎么让PT吃多个sdc/sdf?	学习使我快乐 2025-2-24	91283	Bradji 2025-4-30 17:36
[讨论] 从IC设计流程谈一谈去模拟公司做数字设计是否有利于职业发展规划？	liuhongbo1977 2025-4-10	3765	Bradji 2025-4-30 17:29
[求助] 同一时钟域内不同时钟速度模块之间如何传递信号？	EEDong 2025-4-14	4688	Bradji 2025-4-30 17:26
[讨论] inferred memory device in process	scutlee 2025-3-11	61249	lolina 2025-4-30 11:29
[原创] diamond破解工具	tian10 2024-12-12	31172	davie_huang 2025-4-30 00:33
[原创] vcs 读sdf仿真反标不上	lgs4903483 2025-4-29	0469	lgs4903483 2025-4-29 23:14
[求助] 数字ic前端	梁思渊 2025-4-25	7736	zhx_sm 2025-4-29 17:05
[求助] 求a9soc baidu云盘资源。学习使用 - [悬赏 200 信元资产]	指点江山 2024-11-7	31324	scj15550342889 2025-4-29 12:08
[求助] 关于如何在芯片测试板上消除数字芯片的输出高电平噪声问题	njupt_nzt 2025-4-28	1574	zhangshiwei 2025-4-28 14:06
[求助] FPGA SERDES相关问题 IDELAYE2 ISERDESE2	听风漫步 2025-4-25	1647	听风漫步 2025-4-28 10:21
[求助] Dc综合时序异常，怎么处理	lixuhui112 2025-4-27	1544	Challensys 2025-4-27 16:55
[求助] sonysys pcie ctrl 在fpga上验证，Xilinx fpga phy接口问题 ...2	gujian 2021-11-2	113988	sutaotao2001 2025-4-27 14:25
[求助] Verdi中打不开gvim的问题 ...2	荆棘鸟OO 2020-11-12	115323	张奇 2025-4-27 10:58
[招聘] 内推，上市公司招中端工程师和数字前端leader	nara_deer 2024-12-3	4951	nara_deer 2025-4-27 09:51
[求助] 谁有AES加密解密的verilog IP，开源的，或者开源网址也可	wangalt 2016-9-20	64230	tiga 2025-4-26 22:54
[求助] Verilog加密后的VP文件如何解密 - [悬赏 100 信元资产] ...2 3	buzhou2006 2020-7-14	2313277	tiga 2025-4-26 22:13
[求助] vcs的libmap选项	nullptr 2025-4-25	0545	nullptr 2025-4-25 19:49
关于在debussy的单步执行问题 ...2	founding4576 2005-10-22	198164	Amaple 2025-4-25 16:07
[讨论] FPGA multi driver	scutlee 2025-4-16	1535	zhb9103 2025-4-25 07:20
[求助] EFA LicGen 0.4b无法保存生成文件 ...2	elenoob 2020-2-24	126836	haomine2010 2025-4-25 02:37
[原创] 数字集成电路设计，我的梦精华3 ...2 3 4 5 6..29	aidepei 2008-12-3	280135469	gjgtaylor 2025-4-24 12:22

1 ... 12 13 14 151617 18 19 20 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块