数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 217 218 219 220221222 223 224 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 跪求一段基于Verilog语言配置AD芯片寄存器的程序。。。。。。	最后的和弦 2018-10-13	12250	fucong_59 2018-10-13 21:53
[求助] 请问有人用FPGA给AD7616配置过寄存器吗？	最后的和弦 2018-10-13	02230	最后的和弦 2018-10-13 16:05
[求助] aurora 8b10b	BUBBLE111 2018-10-10	22516	BUBBLE111 2018-10-13 14:57
[求助] ptpx功耗分析 nwave ...2	htj844575037 2013-11-4	1810339	dtww 2018-10-13 11:03
[资料] Design Compiler使用说明 ...2 3 4	azsx8452 2010-6-3	3212378	nirvana_pear 2018-10-12 17:50
[求助] 请问vivado2017.3如何将edf文件添加wrapper？	helimpopo 2018-10-12	13661	tezhong 2018-10-12 17:04
[求助] FPGA通过SRIO发送数据给DSP会出现链路不稳，	gshaw 2015-9-16	24011	jazz850410 2018-10-12 13:42
[求助] FPGA作为主设备通过SRIO向DSP传输数据	火星撞地球 2017-5-3	32849	jazz850410 2018-10-12 13:40
[求助] srio doorbell	feiyuzhuxian 2017-8-3	33188	jazz850410 2018-10-12 13:38
[讨论] srio学习笔记，FPGA与DSP之间的SRIO通信。	qiurijian 2017-10-12	64963	jazz850410 2018-10-12 13:12
[求助] quartus版本及DDR2的问题	hcm608 2012-11-23	66751	zpalwaysyoung 2018-10-12 11:10
[求助] 文件操作语句$fopen仿真打不开文件	啵啵 2018-10-11	22561	啵啵 2018-10-11 20:35
[原创] 明德扬至简设计法--verilog综合器和仿真器	xuehua_12 2018-10-8	21785	xuehua_12 2018-10-11 15:14
[求助] 在ISE中的一个工程中如何加入edf和v文件	zpc987 2010-12-29	36737	suitengjie 2018-10-11 15:09
[求助] 关于D触发器的疑问 ...2	xiaowang8900 2018-9-16	124651	higoogle 2018-10-11 14:00
[求助] zynq bfm	patrick007 2018-10-11	01956	patrick007 2018-10-11 11:55
[求助] Xilinx ISE 系统任务是如何进行仿真的？	啵啵 2018-9-29	22245	啵啵 2018-10-11 09:53
[求助] DDR2 SDRAM Controller with ALTMEMPHY 内存参数设置	ckzuan 2012-4-25	75895	xiyou515 2018-10-10 22:14
[讨论] Delay只有两种实现方式？	wjcdx 2018-9-13	32487	wjcdx 2018-10-10 20:48
[求助] AURORA_8b10b	黎释注册 2017-4-21	74068	BUBBLE111 2018-10-10 16:02
[求助] dft中-hookup_pin的使用方法请教~~~~~！！！！	雨打溪风 2010-10-8	511458	gothlinking 2018-10-10 15:39
[求助] xilinx_devcfg.c 驱动使用问题，请赐教	zhang289444124 2017-4-2	13001	brook_lp 2018-10-10 14:53
[求助] PT report timing DFF的 CDN到下一个 DFF的 D端	dyytx 2018-9-27	22687	orlye 2018-10-9 10:13
[资料] 同步FIFO和异步FIFO	snq31418 2017-8-2	93593	luyuan_0922 2018-10-9 00:07
[求助] verilog中关于延时的问题	勇敢的小牛 2018-9-12	32306	maoqiu 2018-10-8 20:50
[求助] 关于前端设计中资源使用情况	hxy110 2018-9-23	12070	maoqiu 2018-10-8 20:42
[原创] Nvidia面试真题讲解	iNostory 2018-9-26	22127	jackhb007 2018-10-8 16:19
[原创] 请教PWM的占空比	atlandis 2018-10-8	02227	atlandis 2018-10-8 11:08
[招聘] 5000元现金找做wifi室内定位同学做一个仿真,不坐班,现金	chenwen3678 2018-10-8	01776	chenwen3678 2018-10-8 10:05
[原创] FPGA/SOC培训	xiyue_007 2018-10-8	02264	xiyue_007 2018-10-8 10:00
紧急求助，如何用FPGA进行倍频 ...2	crainflower 2004-7-5	1410185	一只小波波 2018-10-8 01:59
[讨论] xilinx FPGA为什么一个CLB含两个Slice	河源皮 2018-10-7	02292	河源皮 2018-10-7 15:59
[求助] fpga IP core license 讨论	freestyle 2018-10-5	22400	chris2017 2018-10-7 11:17
[调查] [Request] Systemverilog for Design and Verification Training Lab	h9f3 2018-10-6	02931	h9f3 2018-10-6 21:28
[转贴] 模拟集成电路设计九个级别《转》	djsly4321 2013-3-29	75211	liujx_uestc 2018-10-6 21:05

1 ... 217 218 219 220221222 223 224 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块