数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 273 274 275 276277278 279 280 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于串口发送数据的时钟问题	ok407371195 2017-5-5	22485	ok407371195 2017-5-7 14:44
[求助] 用Verilog实现双时钟沿触发的JK触发器	cpp123456 2017-5-7	02593	cpp123456 2017-5-7 11:08
[讨论] zynq FPGA工程师也要去搞嵌入式的开发了吗？	红烧皮蛋 2017-5-1	73390	红烧皮蛋 2017-5-6 17:48
[求助] 求教:XILINX:DDR3 IPCORE--MIG ...2 3 4 5 6..7	曾经擦肩 2012-3-13	6342593	ControllerA 2017-5-6 17:34
[原创] 原创Quartus II 使用指南	sunyongshuai 2017-5-6	02239	sunyongshuai 2017-5-6 15:24
[求助] 综合是，如果有门控时钟，如何进行较好的时钟网络优化呢？ ...2	sages 2012-5-10	139099	wsmet 2017-5-6 14:07
[求助] 求助！关于ISE仿真后波形为直线的问题！！急！！！	zhshying 2016-9-15	24688	flzhn 2017-5-6 12:11
[讨论] 状态机缺点是什么？	谁枫而飘 2017-5-3	74158	masaka_xlw 2017-5-6 01:32
[求助] PC28F00AG18 FLASH 使用问题	yyz1988 2017-5-5	12025	yizi0000 2017-5-5 22:28
[其它] 寻求FPGA开发兼职工作	hzwgy 2017-4-4	23105	pl850214 2017-5-5 16:03
[求助] 官网下的VIVADO 2016.2安装包 MD5值不对还可用不？	ifirefly 2016-7-5	95803	sjf4khawk 2017-5-5 14:52
[求助] vivado仿真IP核遇到问题。	qiurijian 2017-2-9	43560	qiurijian 2017-5-5 14:43
[原创] 串行结构的FIR滤波器设计（含文档代码资料）	chop147 2017-4-14	22342	douyajia17 2017-5-5 08:55
[求助] 不同版本的synopsys license之间如何整合呢？	dabenzhong 2012-2-3	74678	wjqskym 2017-5-4 17:10
[讨论] 大家都是如何阅读别人的code	fleeflower 2017-5-4	22419	fleeflower 2017-5-4 15:38
[求助] 经过时钟切换ip后的时钟怎么约束	hgh273747 2017-5-3	22675	gaurson 2017-5-4 15:28
[求助] 简单的matlab代码转换，不胜感激！！！ ...2	Lucky22 2015-9-7	135986	lwwlww 2017-5-4 08:52
[求助] cadence PAC仿真问题	玉龙门徒 2013-7-4	14690	冬日牧羊 2017-5-3 21:59
[求助] xilinx axi stream接口fifo 输出数据滞后clk的问题	wangjun403 2017-5-3	12122	y23angchen 2017-5-3 14:59
[求助] 请教下smartfusion2的以太网是支持1000base-T还是1000base-X的，谢谢！	YMXWENQING 2016-6-23	22656	qq570327113 2017-5-3 12:37
[求助] 求助ram输入输出问题	aiqiongqiong 2017-5-2	12171	菜鸟要飞 2017-5-3 09:05
[求助] 哪些平台适合电子行业求职？	whitetiger 2017-5-1	52724	whitetiger 2017-5-2 21:05
[原创] 数字频率计的设计（verilog) ...2 3 4 5 6..10	huige2601 2010-2-26	9636538	a89163930 2017-5-2 19:15
[求助] 在FPGA编程中遇到的问题，求大家解决！！	ibis0423 2017-5-1	52451	expoed 2017-5-2 15:09
[求助] xilinx的 srio IP核的问题	haha136120 2014-1-16	25809	qiurijian 2017-5-2 15:00
[求助] 关于vivado安装和下载问题	sjf4khawk 2017-5-2	12238	pumpkin 2017-5-2 12:52
[求助] fpga验证	qinyu010 2017-5-2	02848	qinyu010 2017-5-2 10:58
[求助] QUARTUS 13.1中 pack reg into iob在哪里设置？	djqlyy 2017-5-2	12203	sunwely 2017-5-2 09:25
[求助] quartus 13.0 有带语法模板吗？	gzy0506 2017-5-1	01975	gzy0506 2017-5-1 15:26
[求助] pcie EP主动发出的mem TLP怎么route ??	lzjx 2017-4-28	12150	lzjx 2017-4-30 10:08
[求助] vim和nerdtree使用请教	warwime1 2017-4-29	11908	warwime1 2017-4-29 22:18
[讨论] pcie操作的TLP包为什么会有4K边界？ ...2	toneytang 2012-12-19	1520005	frank_chen203 2017-4-29 14:36
[求助] 请教个时序约束的问题	djqlyy 2017-4-26	33245	masaka_xlw 2017-4-29 02:38
[求助] quartus II 13.0 sp1安装问题	skew 2017-4-27	12319	t28user 2017-4-28 23:18
[讨论] 一个有意思的FPGA的CDC工具 ...2	splendid_life 2013-3-13	108744	splendid_life 2017-4-28 17:47

1 ... 273 274 275 276277278 279 280 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块