数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 348 349 350 351352353 354 355 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] Altera USB下载问题	skyccd 2013-3-26	32161	yzmerry 2016-2-29 11:31
[原创] verdi	zcunsh 2016-2-28	13441	whz7783478 2016-2-29 11:05
[讨论] Verilog的语法问题请教	清霜一梦 2016-2-27	33055	yaya126 2016-2-29 09:59
[其它] Bounded Integer Sequence Encoding	luoyanghero 2016-2-28	02671	luoyanghero 2016-2-28 16:16
[求助] UPF的questasim仿真，testbench只能用systemverilog写？	somey 2014-7-23	12386	浩然若枫 2016-2-27 14:55
[讨论] 哪些软件只能在xp上运行	luoyanghero 2016-2-27	01827	luoyanghero 2016-2-27 13:54
[求助] quartus13.0 fitter跑死	xw25140 2016-2-27	02106	xw25140 2016-2-27 10:50
[讨论] ISE 生成的sdf文件和在综合前的约束有关系么？	曳尾鱼 2014-11-27	42995	13309227905 2016-2-27 10:44
[求助] 求教一下各位大神关于sd高速卡初始化的一些相关问题 - [悬赏 50 信元资产]	caiwenq 2016-2-19	42533	kka 2016-2-27 10:24
[讨论] 学习systemverilog有什么好方法？	renlei 2016-2-22	32180	清霜一梦 2016-2-27 09:38
[求助] 我做了一个数据采集、USB传输系统，编译后所占逻辑资料才1%？请高手帮忙看看，谢谢！	melinda 2010-12-1	87458	CoCo3646 2016-2-27 09:24
[求助] xilinx SDSOC	仙人-酋长 2016-2-26	01765	仙人-酋长 2016-2-26 20:20
[求助] 配置Xilinx PROM XCF01S问题	zaner 2016-2-25	12872	zaner 2016-2-26 20:18
[求助] 请教一个关于FFT的问题	风中飞 2016-2-24	11751	vigorkylin 2016-2-26 17:58
[求助] 开机启动项	christine1225 2016-2-26	03222	christine1225 2016-2-26 17:21
[求助] verilog中随clk posedge逐步读入txt文件数据	daneast 2016-2-25	62994	daneast 2016-2-26 14:21
[求助] ISE map出错	renAlex 2016-2-26	02102	renAlex 2016-2-26 13:37
[求助] vivado工程出错求助	wendaoyuchen 2016-2-25	12969	wendaoyuchen 2016-2-26 08:58
[求助] 如何让Quartus II综合模块时不插IO buffer?	RNA2012 2016-2-25	02053	RNA2012 2016-2-25 22:31
[求助] 请教一个同步时钟，异步fifo的问题 ...2	renzimu 2016-2-24	113981	silencefpga 2016-2-25 22:26
[求助] actel开发软件Libero	飞天花雨 2016-2-24	33475	飞天花雨 2016-2-25 18:51
VHDL还有前途吗？ ...2 3 4 5 6..20	hudie2002 2007-10-28	19148318	szq187 2016-2-25 16:29
FPGA新手,该用verilog 还是VHDL? ...2 3 4 5 6..11	Paul_Lee 2009-1-21	10526696	szq187 2016-2-25 16:28
[求助] 发包工具	wucaidai 2016-2-25	02301	wucaidai 2016-2-25 15:56
[求助] 【已经解决】新手Verilog代码综合之后硬件资源占用0%，求讨论解决	douwangdiaole 2014-11-23	99736	仗剑问天 2016-2-25 14:40
[求助] Xilinx FPGA因为congestion跑不完怎么解？	rockban 2016-2-25	12332	pusher_yxg 2016-2-25 13:34
[讨论] DCM时钟驱动下的输出信号的偏移约束	笑陵韵 2016-2-17	52604	笑陵韵 2016-2-25 09:58
[求助] vivado可不可以使用synplify等第三方综合工具？	gmm.dl.cn 2016-2-24	13468	newliujian 2016-2-25 09:54
[求助] HDL和SC/C的联合仿真，用SC建模或是C++建模有何区别	gyuek 2016-2-23	32135	zhaojolly 2016-2-24 21:06
[求助] 16bit处理器与32位SRAM的异步接口设计	woyunsi3000 2016-2-24	02193	woyunsi3000 2016-2-24 18:01
[求助] HSPICE仿真，输入激励信号无故改变 - [悬赏 100 信元资产]	BSXYZYC 2016-2-24	02318	BSXYZYC 2016-2-24 14:09
[求助] Verilog 如何读txt文件求助	gmm.dl.cn 2016-2-24	33454	rvnistelrooy 2016-2-24 13:26
[讨论] 带整数部分的小数乘法	董小三 2016-2-23	42225	加油99 2016-2-24 10:51
[求助] 菜鸟求教	savin_123 2016-2-19	42947	leopard520329 2016-2-24 10:13
[求助] NIOSII flash programmer问题请教	110500623 2016-2-24	01926	110500623 2016-2-24 09:21

1 ... 348 349 350 351352353 354 355 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块