数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 36 37 38 394041 42 43 44 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] vivado FPGA同源时钟怎么约束	学习使我快乐 2024-8-22	0850	学习使我快乐 2024-8-22 17:28
[求助] 做数字PHY可以往哪些方向跳？	_StoneCold 2024-8-20	1830	levan000 2024-8-21 21:52
[求助] 请教关于数字IC工作频率的问题	Vincent9794 2024-8-20	1938	大神父王喇嘛 2024-8-21 10:46
[求助] stm32f4 系列 DMAC	lewis.l.l 2024-8-21	0618	lewis.l.l 2024-8-21 10:25
[解决] Design Compiler is not enabled. (DCSH-1)	liubei3121 2024-5-1	31338	karenmengmeng 2024-8-21 09:51
[求助] spyglass cdc reset_sync02 - [已解决]	Petra6 2024-8-19	62348	zhaohx_1208 2024-8-21 09:41
[原创] CY7C68000 实现High Speed USB2 UART	dodoee 2024-8-20	0695	dodoee 2024-8-20 18:16
[求助] TEMPUS的create spice deck怎么用？	摸摸肉肉 2021-4-8	32654	IC菜鸟3号 2024-8-20 16:41
[求助] FFT计算中的各级旋转因子排序问题	libaoshen888 2014-4-21	510551	Min_Johnson 2024-8-20 14:21
[原创] 工作10年的工程师的心得精华1 ...2 3 4 5 6..60	dodoee 2009-11-12	598146060	EEbits 2024-8-20 13:52
[求助] 关于set input_delay的约束问题 - [已解决]	zjq125478 2024-8-13	31166	拾冠 2024-8-20 11:59
[求助] 新人问代码问题 ...2	wangyangcha 2017-5-21	1913411	CMOS的梦 2024-8-19 23:23
[资料] Vivado2019.2相关手册整理 ...2	ffq513 2020-9-11	199118	ic886 2024-8-19 17:23
[原创] s家ip互换学习	ICstudent 2024-8-10	11166	lewis.l.l 2024-8-19 14:55
[求助] pd协议中数据头（sop）	数学必考150 2024-8-16	0753	数学必考150 2024-8-16 19:02
[讨论] 端口时序约束的问题	scutlee 2024-8-16	0676	scutlee 2024-8-16 14:58
[讨论] FPGA怎么例化inout？？	scutlee 2024-8-14	1811	flyger 2024-8-16 10:47
[讨论] 自己搭一个clk gate和用icg哪个更好	scutlee 2024-8-15	3971	GaGe 2024-8-16 10:39
[求助] 关于DC的set_max_delay问题，请教下	NoSaviour 2022-2-24	94251	我要去NV數位 2024-8-16 10:08
[求助] Memory Compiler 生成结果评估 ...2	赫鲁小夫 2024-8-13	152786	kk2009 2024-8-16 01:06
[求助] vcs前仿时遇到的问题，输入信号不延一拍 ...2	dqwuf2020 2021-3-14	147740	awdstraf 2024-8-15 20:01
[转贴] DC studentguide问题修改	海神波塞冬 2024-8-15	01138	海神波塞冬 2024-8-15 19:09
[求助] 有没有大佬用过intel的OPAE，我安装的OPAE怎么没有opae/hw目录	demonk69 2024-8-15	0572	demonk69 2024-8-15 17:37
[讨论] PAD也要时序约束吗？？	scutlee 2024-8-15	0521	scutlee 2024-8-15 17:18
[讨论] 时序约束的问题	scutlee 2024-8-15	0814	scutlee 2024-8-15 17:03
[资料] i2c verilog 非常详细的i2c学习心得 ...2	tuchengli 2021-5-17	178289	ic886 2024-8-15 16:11
tt ff ss snfp和fnsp各代表什么工艺模型 ...2 3	chibijia 2009-5-8	2322326	小兔子宝宝哒 2024-8-15 14:50
[讨论] 假如一个MUX有输出A,B和输出C	scutlee 2024-8-15	2903	scutlee 2024-8-15 14:15
[求助] 关于DDR4的gear down mode	linghuqiubai 2014-11-2	719287	zengwb 2024-8-15 13:25
[求助] i2c_slave起始条件和结束条件 ...2	shxr 2011-12-12	1711266	zxyglx 2024-8-15 11:37
[求助] ARChitect	tangsqai 2024-8-13	51270	tinytera 2024-8-15 11:03
[求助] verilog关于负数的一个问题	stonechao 2023-7-6	81652	张江IC侠 2024-8-15 10:49
[求助] 本人小白，想请教如何注册SolvNetPlus账号	Silent37 2021-2-7	912698	hsgl 2024-8-15 10:33
[求助] RTL代码always块里可以用连续if吗	2441697316 2024-8-9	31221	出尘入世 2024-8-15 08:48
[讨论] 芯片的RTC怎么能够一直计时？？	scutlee 2024-8-7	61164	ustszl 2024-8-14 16:38

1 ... 36 37 38 394041 42 43 44 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块