在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 请教个问题,有关用ise14.1仿真DDR2控制器 nilinwhz 2014-9-24 22539 nilinwhz 2014-9-24 21:25
[讨论] DFT-ATPG 怎么产生有don't care bits的test pattern? HOLLYSMOKE 2012-8-10 65168 fckum 2014-9-24 16:47
[求助] 跪求:ISE6.2软件 xiyue_007 2014-9-18 22442 huiyuanai3 2014-9-24 14:58
[求助] 弱弱地问一个关于Xilinx原语的问题…… linghuqiubai 2014-9-24 12486 linghuqiubai 2014-9-24 11:43
[求助] "01"detector实现?  ...2 土豆烧牛肉WOW 2014-9-13 104754 土豆烧牛肉WOW 2014-9-24 10:16
[求助] 问一个关于VHDL不用event来表示时钟边沿的问题 zhikai 2014-9-4 94102 zhikai 2014-9-23 23:05
[求助] 请教modelsim仿真s6的mig出现的奇怪现象,感谢一下。 zhicc 2014-9-11 83300 zhicc 2014-9-23 18:15
[原创] signaltap 找不到要采集的信号,一个都没有?? wangj929281 2014-9-22 67299 成长中的原始人 2014-9-23 15:52
[原创] 请问如何用ncverilog把多个文件编译成一个库 like_lk 2014-9-23 11993 like_lk 2014-9-23 13:11
[求助] quartus ii 工程打开出现问题,求指教??? - [已解决] hitmahao 2014-9-21 510005 hitmahao 2014-9-23 11:04
[求助] 关于ISE里自己写tb文件 tcswyy999 2014-9-23 01659 tcswyy999 2014-9-23 10:20
[求助] 【求助】问问关于状态机的问题? wickay 2014-9-22 12638 成长中的原始人 2014-9-23 10:17
[讨论] xilinx FIFO使用 国科海天 2014-9-17 56922 国科海天 2014-9-22 16:46
[求助] 怎么通过参数传递调用xilinx ipcore goddade 2014-6-19 52595 504472832 2014-9-22 12:53
[求助] FPGA导入软核做控制,替代MCU,发现出现中低频噪声。求助。 wlw1129 2014-9-19 52887 wgej1987 2014-9-22 10:43
[求助] Quartus中逻辑锁怎么设置? 成长中的原始人 2014-9-17 22448 成长中的原始人 2014-9-22 09:56
[求助] XILINX ISE 布线,出现Designs are not completely routed gmm.dl.cn 2013-10-30 713602 vgboy8866 2014-9-21 20:46
[求助] 关于setup/hold time求解:  ...2 qing_icefire 2012-10-1 106875 a1032077316 2014-9-21 15:34
[求助] assign 左右值不等,咋回事 thostones 2014-8-28 73350 lxw543 2014-9-21 14:07
[求助] quartus12下使用nios2的操蛋问题 basbaba 2013-8-12 15923 vetusware 2014-9-21 10:13
[求助] 请教如何满足外部器件或IP核的建立保持时间 wmh 2014-9-20 12392 wmh 2014-9-21 09:17
[求助] modelsim做综合后仿真,为什么复位信号出现2us后寄存器才被复位  ...23 shxr 2011-12-22 216778 xiaocheng12345 2014-9-20 10:02
[求助] 灵异事件!Vmware会自动换MAC??? sicheng139 2010-7-4 95331 rushtoee 2014-9-20 09:58
[求助] integer语法请教? cihchenlin 2014-9-19 23718 cihchenlin 2014-9-20 08:56
[求助] 如何看写的systemverilog代码中写的covergroup覆盖率(在modelsim中) zuiqiangzhe 2013-7-2 38208 tmcb 2014-9-19 23:02
[原创] 请问是Spartan-3AN的安全型好,还是Virtex-6的? walkingsun 2014-9-19 01920 walkingsun 2014-9-19 20:20
[求助] fpga在block设计时,需要合并引脚时怎么做 成长中的原始人 2014-9-15 74338 成长中的原始人 2014-9-19 17:04
【原创】ASIC/FPGA随笔  ...23456..8 brucezhan 2009-2-27 7822689 zpf2014 2014-9-19 10:15
[原创] signalTapII 调试SDRAM没有时钟信号的问题 zd_2014 2014-9-10 73348 xushuai_hit53 2014-9-19 08:06
[求助] 在做Verilog综合的时候出现这种错误,请大神分析下 shenxiulei 2014-8-28 11751 tianhaibo7 2014-9-18 19:59
Verilog HDL里的#是什么意思?  ...2 xzffff 2003-8-21 1011195 tianhaibo7 2014-9-18 19:39
[求助] 求数字电位器的例子 成长中的原始人 2014-9-16 12407 成长中的原始人 2014-9-18 09:38
[求助] encountered 中IO分配文件如何写 白云黑土 2014-9-15 42188 白云黑土 2014-9-18 09:30
[求助] 求助:sharp bs2f7vz0194a一体化调谐器 一叶知秋wzw 2014-9-18 02315 一叶知秋wzw 2014-9-18 08:50
求教!!! Lattice XP2 FPGA 扫描器件失败, JTAG-NOP jamyce 2009-7-7 26179 pansy 2014-9-17 17:39
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-18 05:04 , Processed in 0.214811 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块