数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 454 455 456 457458459 460 461 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Verilong 做FAT32的文件系统	Colin160 2011-7-5	76708	wenshajava 2014-7-25 15:23
[求助] xilinx fpga配置prom选型问题	山水无动 2014-7-25	12789	gygyg 2014-7-25 14:20
[求助] 请问Virtex-6的clock gating怎么实现？	ttxs2009 2014-7-25	12031	orlye 2014-7-25 13:03
[求助] RNRZ_L码是如何编码的？	fascinate_lyd98 2014-7-25	02612	fascinate_lyd98 2014-7-25 11:26
[求助] 请问 vhdl程序中是不是std_logic_signed和std_logic_unsigned这两个包只能包含一个？	monchy 2012-10-23	68398	chenhuiwhut 2014-7-25 09:03
[求助] 源程序实体和testbench的COMPONENT不匹配	AD677 2014-7-17	44371	chenhuiwhut 2014-7-25 08:53
[求助] FPGA使用Timequest分析PLL时钟出现问题，求大神啊 ...2	larlyii 2012-1-6	119419	3008202060 2014-7-24 20:24
[求助] Critical Warning (332148): Timing requirements not met	3008202060 2014-7-24	04070	3008202060 2014-7-24 17:23
[求助] 求教！xilinx仿真器下载问题！	dyingbt 2012-8-24	13885	weihuahua123 2014-7-24 16:15
[求助] synplify综合，怎么可以不会综合处inout类型	nerissa.du 2014-7-24	11680	eaglelsb 2014-7-24 15:56
[求助] VHDL综合后的数据类型变化问题	AD677 2014-7-23	32769	eaglelsb 2014-7-24 15:54
[原创] 三速以太网（Triple Speed Ethernet）外部PHY88E1111Auto Negotiation运行问题	xianwhj 2012-3-23	911779	koufen_xue 2014-7-24 15:02
[讨论] synplify 安装使用	fanny_haiyun 2014-7-24	11906	yuanjundai 2014-7-24 14:26
[求助] 如何消除加法进位产生的延迟啊	y456321 2014-7-23	64650	haitaox 2014-7-24 12:33
[求助] ddr2中的mask data怎么理解	wlyj000 2012-9-17	313661	wgej1987 2014-7-24 11:14
[求助] 小白求救，关于Quartus的waring（10240）	灯火阑珊的天 2014-7-23	14221	DOIC 2014-7-24 11:06
[求助] i2c总线传输速率不同时如何区别的	bandit 2010-5-28	26379	hnulht633 2014-7-24 10:19
我们讨论一下I2C的实际应用吧。 ...2 3	一声叹息 2003-10-27	2011412	hnulht633 2014-7-24 10:09
[原创] 初来炸到，多多包含	yueyuan2003 2014-7-24	01558	yueyuan2003 2014-7-24 00:34
[求助] formality验证显示Aborted hard (too complex),怎么解决？	desertpoplar 2014-7-23	13677	orlye 2014-7-23 21:26
[求助] EDK自定义IP核，黑盒，在逻辑中用ISE的FIFO，如何在PlanAHead下综合 ...2	xushuai_hit53 2014-3-20	116137	xushuai_hit53 2014-7-23 17:39
[求助] 请问SPARTAN3系列FPGA能内部生成时钟吗？	xyx_xt 2014-7-21	52437	chencsw 2014-7-23 16:22
[求助] DDR2ip核中的输出时钟phy_clk问题	jin_pos 2014-7-23	01967	jin_pos 2014-7-23 13:36
[求助] PCIE问题请教	a290727130 2014-7-22	32681	niulinux 2014-7-22 22:49
[原创] 请教pin脚pullup的指定方法	atlandis 2014-7-22	42722	atlandis 2014-7-22 18:30
[原创] 第一次发贴verilog-洗衣机控制	新嘴小王安子 2014-7-22	02288	新嘴小王安子 2014-7-22 13:28
[原创] FPGA的时序问题	hba24 2014-7-18	83176	Schweinshaxen 2014-7-22 13:28
[求助] 如何约束DCM的位置	y456321 2014-7-20	32250	iidestiny 2014-7-22 13:15
[求助] linux上的questasim如何加载外部的.so文件	飞扬紫百合 2014-7-22	01540	飞扬紫百合 2014-7-22 10:05
[求助] xilinx verilog 编写IIC程序，从机TCA6416APW,求高手指导	wangliang724 2013-9-12	74187	nuc_nuc 2014-7-22 09:46
[求助] 关于IIC通用读写程序问题 ...2	wangxia6112 2010-8-13	117886	nuc_nuc 2014-7-22 09:41
[求助] 请教关于FPGA时序约束的问题	squirrel_216 2014-7-22	12158	Timme 2014-7-22 00:16
[求助] 求助，很简单的问题，大家一定帮帮忙	付明浩 2014-7-18	22809	付明浩 2014-7-21 21:25
[求助] mega_ramq.exe停止工作？	wh_liu 2014-7-21	02741	wh_liu 2014-7-21 20:44
[求助] 关于 ddr3 控制问题	风云猪猪 2014-4-21	12607	tianhaibo7 2014-7-21 19:49

1 ... 454 455 456 457458459 460 461 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块