在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[讨论] 关于quartus12.0以上版本调用modelsim的疑问 mushuichen 2014-3-5 22373 stara 2014-3-8 21:49
[求助] verilog代码中会出现这样的句子,而且是虚线的,谁知道这是什么含义 shenqixian 2014-3-5 82300 stara 2014-3-8 21:37
[求助] sinc滤波器原理 solofxn 2014-3-8 12432 stara 2014-3-8 21:31
[讨论] Which IP products are you using for your current design? DesignWareS 2014-3-7 13247 stara 2014-3-8 21:26
[求助] PTPX power estimate (vector-less) adamsogood 2014-3-8 01990 adamsogood 2014-3-8 11:45
[求助] 跪求定点除法器的英文文献 gateway91 2014-3-8 01648 gateway91 2014-3-8 11:05
[求助] 谁知道如果以后会从事电路测试职位的话需要学什么 zhuyuefeng2009 2014-3-8 01549 zhuyuefeng2009 2014-3-8 09:11
[求助] 求CYCLONE III的原理图 yf007 2014-3-7 52261 gwj221 2014-3-7 17:20
[求助] xilinx spartan6做一个摄像头显示的问题 shakehand 2014-3-6 22010 iidestiny 2014-3-7 10:02
[求助] fpga重配置pll模块问题 pighui 2014-3-5 52004 iidestiny 2014-3-7 10:00
[求助] 紧急求助:PCI利用non-posted write ,如何完成completion信息的返回 qiy_77 2014-3-6 12283 qiy_77 2014-3-6 21:31
[求助] 求助:有大神设计过7816模块的吗 yu900218 2014-3-6 01668 yu900218 2014-3-6 16:38
[调查] 可综合Verilog语句  ...2 郭希训 2013-1-15 168054 693294195 2014-3-6 16:29
[求助] 请教关于virtual clock的使用 慢慢走路 2014-3-5 32654 慢慢走路 2014-3-6 14:02
[求助] 求一个FPGA实现4*4矩阵乘法代码 benred 2014-3-5 22811 flyelectron 2014-3-6 10:24
[求助] 【在线求助】煎熬啊!DC安装了三天,到最后又出错,求助高手 wxxhn 2010-5-30 52990 tuguoping1989 2014-3-6 10:18
[求助] 求一篇能用于毕业英文翻译的资料 chen_279828386 2014-3-3 22158 acgoal 2014-3-6 07:54
[求助] 第一次用k7,前面都通过了,就在生成bit文件时报错, aspire_su 2014-3-4 25892 acgoal 2014-3-6 07:52
[求助] 求问synopsys 的除了在redhat上还有别的可以运行的吗 hancheng1166 2014-3-2 42297 celestin2011 2014-3-5 19:29
[求助] 求教notepad++怎么支持sv高亮显示 xilige 2011-8-5 32986 ygfeagle 2014-3-5 15:14
[求助] 在ubuntu上装仿真器nirgam出现问题 求大神帮帮忙 谢谢 yujiewen9 2014-3-5 01236 yujiewen9 2014-3-5 13:18
[求助] gate clock——利用altera quartus工具中的auto gate clock convertion masure 2014-2-27 32525 masure 2014-3-5 11:28
[求助] 哪儿下得到免费的DC综合工具呢 huanguestc002 2010-3-29 72527 tuguoping1989 2014-3-5 10:31
[求助] memory compiler生成的register file结构 nancyjj90 2014-3-4 01918 nancyjj90 2014-3-4 22:48
哪位仁兄知道什么地方有免费的DC下载不 jeromeliu99 2009-6-30 43276 tuguoping1989 2014-3-4 19:58
[求助] Z FPGA视频处理开发 VS H hs FPGA原型验证 a61265448 2014-3-2 22190 曦玄 2014-3-4 18:49
[求助] maxplus综合一个verilog文件时候警告问题 flowerrain 2014-3-3 22205 flowerrain 2014-3-4 15:27
[原创] 国密关于二元扩阈点乘算法怎么实现(verilog) weiminxiongqi 2014-3-4 01592 weiminxiongqi 2014-3-4 14:36
[求助] 处理变化数据速率的问题 qiudanyi1 2014-2-28 92501 buley 2014-3-3 22:50
求助,MAXPLUS2   byteblaster下载问题? xtldnqtd 2006-12-4 33597 yreyra 2014-3-3 18:57
[解决] SDK编译BSD出错? thostones 2014-2-27 22840 thostones 2014-3-3 17:00
[求助] 在XILINX中想把Multi-function pins 当做 user I/O时是否需要进行设置。 yuhaijian0112 2014-3-3 01760 yuhaijian0112 2014-3-3 15:33
[求助] 求助~~~~!设计中同时有时钟和它的反向时钟,ise中需要什么设置么? 草明 2014-3-1 73991 wgej1987 2014-3-3 11:29
[讨论] Verilog直接用除号“/”的讨论 fkl523 2014-3-1 918145 wgej1987 2014-3-3 11:01
这个软件哪里下载 从此不再想你 2014-2-28 21818 wumengnan 2014-3-3 10:32
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-16 21:07 , Processed in 0.521692 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块