数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 507 508 509 510511512 513 514 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 扫描链插入问题	hzdzkjly 2013-9-10	46072	hzdzkjly 2013-9-17 09:18
[求助] 关于quartusII 中对工程进行编译综合的各个步骤的问题	stormpetrel 2013-9-16	13822	HADIST 2013-9-17 08:59
请教设计正弦波发生器的问题？	jtjtjt137 2006-11-1	14358	elmh 2013-9-17 01:58
[求助] 求助 verilog 串并转换	jxaa002501 2013-9-16	11865	chen851112 2013-9-16 13:47
[求助] ISE 与matlab联合仿真问题	879028045 2013-9-16	11981	chen851112 2013-9-16 13:42
[讨论] 五人投票器	梦中巴士 2013-9-16	32800	立青 2013-9-16 13:02
[讨论] DC时序报告中的“#”	harejavahill 2013-9-13	12646	harejavahill 2013-9-16 10:23
[求助] 怎样正确使用DC对时钟IO进行约束	RaxT 2013-9-16	02538	RaxT 2013-9-16 09:47
[讨论] SD_SPI verilog	duchuanchuan 2013-9-11	32878	kka 2013-9-16 00:13
[求助] 记录器方案如何制定？	sanfeng216 2013-9-15	02166	sanfeng216 2013-9-15 21:49
[求助] 影响流水线速度的因素？	清葱黏梢 2013-9-15	01702	清葱黏梢 2013-9-15 16:13
[求助] 有没有人做过FPGA通过千兆以太网和PC传数据？	roxhit 2010-8-8	73924	lwukang 2013-9-15 11:01
[求助] Xilinx EDK生成synthesis.sh文件	ino1988 2013-9-4	12115	ino1988 2013-9-13 18:30
[求助] 请问这个Warning是什么原因	killer5 2013-9-13	24325	加油99 2013-9-13 17:53
[求助] Silvaco TCAD nmos击穿仿真	castlife 2013-4-29	24723	小辉辉 2013-9-13 17:12
[其它] 看到eetop这个IT资讯的帖子被笑道了	Kingdoms_Guo 2013-9-13	23348	风清止殇 2013-9-13 13:31
[求助] 微电子器件做研究非得去学科前五名的学校吗？	aka 2013-9-10	62988	aka 2013-9-12 21:55
[求助] 求解答DC中write verilog时把文件单个写出来	kingbirdmax 2013-9-12	12779	orlye 2013-9-12 21:07
[资料] XILINX EDK：以太网调试错误求助（跪求大神）	jiandalipengbo 2013-9-11	22733	574920045 2013-9-12 17:13
[求助] LCD1602 语法没错误，但都是警告。。新手小弟求帮忙	jjjx101 2013-9-12	04238	jjjx101 2013-9-12 11:54
[求助] modelsim 安装时闪退是什么原因	alfredfun 2013-9-6	55190	hllyh 2013-9-12 09:36
哪里可以找到LEF/DEF文件格式的详细信息？	john-deng 2007-10-6	512587	HADIST 2013-9-12 00:05
[求助] 如何在MMMC mode底下做unloadTimCon	kunfun2002 2013-9-11	13421	walterzeng 2013-9-11 22:11
[求助] [提问] 关于系统设计的时钟问题	lybuct 2013-9-11	32967	hiloco 2013-9-11 20:43
[求助] Encounter 和 PrimeTime看到的timing path不一致	kunfun2002 2013-9-11	02207	kunfun2002 2013-9-11 19:38
[求助] zynq 7000 boot rom 配置	giniflying 2013-9-11	02510	giniflying 2013-9-11 17:42
[求助] 时钟负载的问题	kingbirdmax 2013-9-11	12669	kingbirdmax 2013-9-11 15:06
[求助] xilinx的sdram参考设计	574920045 2013-9-11	12074	xiaojia102003 2013-9-11 13:51
[求助] opencores issue	sdx0205 2013-9-11	02021	sdx0205 2013-9-11 10:20
[求助] wave 仿真	chunjiahua 2013-9-9	63446	bright888 2013-9-10 21:04
[求助] 在ISE13.4中使用clocking wizard创建一个分频模块没有输出信号	158068672 2013-9-3	19526	shiyinjita 2013-9-10 19:51
[求助] Debussy跑仿真，Simulator设置问题请教~	jiaslbang 2013-9-10	01998	jiaslbang 2013-9-10 19:10
[求助] 这个是代码没写好吗？	ailnyg 2013-9-10	63547	ailnyg 2013-9-10 19:10
[讨论] always 进程中的优先级问题 ...2	zsy5460 2013-9-4	188311	wgej1987 2013-9-10 17:22
[求助] ise综合的一个问题Assignment under multiple single edges	ee_top_guojz 2013-9-10	36213	wgej1987 2013-9-10 17:16

1 ... 507 508 509 510511512 513 514 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖