数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 522 523 524 525526527 528 529 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 请问把数据存入FIFO里面之后，数据怎么提取到txt文件里面去	qmb3634098 2013-6-15	88197	coyoo 2013-6-26 12:59
[讨论] xilinx请教	zhoujun4215047 2013-6-17	23553	lihongfei_sky 2013-6-26 10:30
[求助] xilinx的fifo读数不对	ailnyg 2013-6-24	42554	shiyinjita 2013-6-25 21:10
[讨论] modelsim6.2 使用问题	aishan5945 2013-6-25	52111	qiudanyi1 2013-6-25 20:13
[求助] 跨时钟问题	sofan 2013-6-24	94200	gygyg 2013-6-25 14:39
[求助] xilinx的fifo读数不对	ailnyg 2013-6-24	23197	tao2000 2013-6-25 08:46
[求助] 资源求助，求好心人帮忙下载xilinx 的xapp079.zip文件	ownwpu 2011-4-8	42925	pzfok 2013-6-25 02:12
[求助] 有人知道xilinx内的FIFO36_72原语怎么写吗	a7126317 2012-9-12	73492	pzfok 2013-6-25 02:02
[讨论] 问一个弱弱的关于MHz KHz Hz以及MB KB B之间的关系问题。。。	psd0208 2013-6-24	13825	eaglelsb 2013-6-24 12:50
[求助] 关于block ram	绿茶盖儿 2013-6-23	83449	eaglelsb 2013-6-24 09:44
[求助] 综合的疑问----实际中的长周期时钟，综合时减小时钟周期	snq31418 2013-6-21	43234	教父 2013-6-24 09:35
[求助] ddr2的oct	fengzhepianzhou 2013-6-23	13574	Timme 2013-6-23 21:26
[原创] 求助门级仿真的问题	saixiliya 2013-6-18	22737	哇哈 2013-6-23 21:13
[讨论] 关于在校生的学习问题讨论。。。。	HADIST 2013-6-21	63530	哇哈 2013-6-23 20:39
[讨论] 求教，毕业一年，是去大公司好些还是小公司好些呢，纠结啊	windflood 2012-9-4	93797	哇哈 2013-6-23 20:36
[求助] 关于总线传输数据的一些问题，求教 ...2	yiyunzisu 2013-6-21	124969	starsoi 2013-6-23 17:32
[求助] 求助：数字IC 和SOC	djsly4321 2013-6-23	02280	djsly4321 2013-6-23 12:10
[求助] Synplify Premier 综合带有DW IP的库	sunson547 2013-6-21	25103	sunson547 2013-6-23 09:18
[求助] 建立SOPC系统时，添加RAM类型On-Chip Memory时，出错，请求指点	Ie-w 2013-6-20	22455	starsoi 2013-6-22 15:42
[求助] altfp_sincos计算错误	neogeo3721 2013-5-22	12355	what237 2013-6-21 14:42
[调查] 请问南京现在fpga工程师待遇	zhoujun4215047 2013-6-17	84517	glace12123 2013-6-21 12:59
[求助] which tool can read fsdb 4.3 ??	peterlin2010 2013-6-21	02667	peterlin2010 2013-6-21 11:53
[原创] 位宽一定要对齐，要不害死人	挂在天边的鱼 2013-6-20	32281	wat__fir 2013-6-21 11:53
[求助] 综合时怎样才能综合出bus hold（总线锁存器)?	whynoreason 2013-6-21	02521	whynoreason 2013-6-21 10:33
[求助] 问个verilog的使用参数的语法	amhere 2013-6-20	42846	eaglelsb 2013-6-21 09:28
[求助] 关于异步FIFO设计的一些问题，求高手解读	yiyunzisu 2013-6-19	52774	yiyunzisu 2013-6-20 18:09
请教各位高手关于基于FPGA的IP核设计问题 ...2	oulong 2007-4-20	187540	junjean 2013-6-20 17:08
[讨论] 安装IUS902出现这样的错误，望解决，谢谢！	soelife 2012-8-15	86465	zphcd 2013-6-20 13:06
[求助] ISE约束综合时和map后的结构不一样	moshushi_xiang 2013-6-18	84407	moshushi_xiang 2013-6-20 11:58
[求助] 弱弱的问一个关于MOSFET源漏端得问题	lryaiybh 2013-6-20	22391	hszgl 2013-6-20 11:03
[求助] 请问singnaltap最多可以抓多少信号出来看啊？	qiudanyi1 2013-6-19	63367	qiudanyi1 2013-6-20 09:39
[求助] 在做时序分析的时候，如何才能让launch clock和latch clock有相位差啊？	HADIST 2013-6-17	12600	HADIST 2013-6-19 23:21
[讨论] xilinx以太网	zhoujun4215047 2013-6-17	13868	ubuntu1110 2013-6-19 16:34
[求助] 带转义字符的verilog标识符怎么层次引用	chenfengrugao 2013-6-18	26307	chenfengrugao 2013-6-19 15:21
串行除法电路（vhdl）带tesbench ...2	xinsh 2009-4-23	105813	zhanglinlin0514 2013-6-19 15:11

1 ... 522 523 524 525526527 528 529 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块