数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 532 533 534 535536537 538 539 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请教platform flash prom无法烧录	chenxuoltju 2013-4-28	26171	hbyu 2013-4-28 21:08
[求助] VHDL中的一个进程小问题	HADIST 2013-4-25	52629	缓慢 2013-4-28 09:40
[讨论] HD-SDI kintex 7	liang5293392 2013-4-25	12754	pivot131 2013-4-28 09:11
[求助] EEPROM读/写问题！！！！！	最后的和弦 2013-4-25	54528	xkxaut0701 2013-4-27 23:37
[求助] 二极管和电源的描述	zfqzpp 2013-4-27	01356	zfqzpp 2013-4-27 22:03
[求助] FPGA驱动LCD水平彩条向下滑动	Lawee 2013-4-25	12710	Lawee 2013-4-26 22:32
[求助] 用VHDL语言描述I2C控制器开始和停止	zangdi55 2013-4-25	22866	zangdi55 2013-4-26 13:27
[求助] 关于使用quartusII的问题 - [已解决]	516433342 2013-4-25	43896	516433342 2013-4-26 10:40
[求助] 请问EEPROM读/写地址是不是都是自动增加？？	最后的和弦 2013-4-19	54479	majia123qwe 2013-4-26 10:10
[求助] MIG设计DDR2控制器请教	kuige0803 2011-12-16	95479	majia123qwe 2013-4-26 09:20
[求助] arbiter什么原理	MohanGrace 2013-4-26	24641	majia123qwe 2013-4-26 08:53
[求助] 菜鸟求助关于带ocds的8051核	wsyangcheng 2011-12-6	44497	McuPlayer2013 2013-4-25 23:55
[求助] verilog行为级描述	liangyi790328_8 2013-3-6	44487	joyocdy 2013-4-25 13:14
[求助] quartus 的Signal_Tap 的问题	tigerdead 2013-4-10	63061	yucaoxilin 2013-4-25 11:01
ip核中dds如何产生正余玄波形	wcs__1349 2009-4-15	38136	g1x2m3 2013-4-24 21:43
奇怪的warning ...2	haha04358 2009-8-12	116643	lkiller_hust 2013-4-24 21:41
[求助] technology schematic 和RTL 仿真图中虚线代表什么	明明会飞 2013-1-6	37351	arccosx 2013-4-24 21:26
[讨论] altera三速以太网ip核约束问题	s90213 2013-4-22	38872	cuihew 2013-4-24 16:03
[求助] 求大神助我完成作业	abcxyf 2013-4-23	22247	changan1216 2013-4-24 15:26
[求助] DC lab guide 2007.03文档中的一个不解之处	longxigen 2013-4-11	12972	zhuyuxiong 2013-4-24 13:38
[求助] CIC数据截取时的直流增益问题 ...2	wanglscool 2012-7-7	116440	g1x2m3 2013-4-24 11:58
cic抽取和插值	110500623 2009-11-24	63699	g1x2m3 2013-4-24 11:55
[求助] 麻烦问一下这个程序哪里错了	7a8b905 2013-4-16	15174	wangleifq 2013-4-23 21:54
[求助] 请问一个verilog 的case statement的非常奇怪的问题 ...2 3	hancheng1166 2013-4-1	258496	js_xxh 2013-4-23 21:31
[求助] synplify中black_box 和 rename_module的设置	tide 2013-4-22	24792	tide 2013-4-23 21:18
[求助] 禁止DC对端口优化	Gary.wang 2013-4-23	12633	my2817 2013-4-23 19:09
[招聘] 求FPGA开发兼职---多年工作经验	认真负责 2013-3-30	23385	认真负责 2013-4-23 16:27
[求助] DC综合时加 driving_cell的时候有这样的报错怎么解决？	hysterialee 2013-4-22	24332	remnant 2013-4-23 13:30
[求助] xilinx的S6系列FPGA mac core的使用问题	kaiyushen 2013-4-18	12750	meermudassar 2013-4-23 11:32
[求助] 求quartus12.1sp1在windows系统下的破解方法（64bit）	skykitty1 2013-4-23	01726	skykitty1 2013-4-23 11:29
[求助] verilog使用流水线设计32位计数器	faddist 2011-5-26	63776	xinleiye 2013-4-23 11:28
[求助] fpga的管脚电平问题	zht24kobe 2013-4-20	12491	eaglelsb 2013-4-23 10:44
[求助] 一个组合逻辑always@(<signal>)语句的测试(已解决,结论4楼)	changan1216 2013-4-21	86893	poiu_elab 2013-4-23 09:09
[求助] 学习DC应该怎么更进一步呢？	284294022 2013-4-22	52410	284294022 2013-4-22 21:07
[求助] 谁有IEEE下载的权限，请帮忙下载几个paper	yangyuf1 2013-4-15	32897	yangyuf1 2013-4-22 11:24

1 ... 532 533 534 535536537 538 539 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块