在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
键盘扫描时使用CASE语句产生的奇怪问题 hugooh 2008-6-3 33034 elec_zxm 2012-12-11 14:38
[求助] 跨板阻抗匹配的问题 xuruomu 2012-12-10 96043 chugnhsienlee 2012-12-11 13:14
[原创] DDR II调试不知道怎么着手??跪求调试步骤!!! q3634098 2012-12-8 32401 q3634098 2012-12-10 19:30
[求助] altera 使用partition后资源不够 tide 2012-12-6 23868 abab8780000 2012-12-10 17:44
[求助] 请叫一个FPGA不稳定的问题 jamesning 2012-12-6 83713 abab8780000 2012-12-10 17:34
[求助] quartus中的simulation不能获取问题 renzhu2008 2012-12-10 01531 renzhu2008 2012-12-10 17:05
请问综合后仿真路径延迟反标时找不到触发器的路径延迟路径的问题? yifan225 2005-9-2 44348 czqczqczq28 2012-12-10 15:39
[求助] ISE工程打不开 houjibin 2010-3-14 47008 箭猪zjy 2012-12-10 11:08
[求助] verilog parameter的使用问题 yushuiyang1986 2012-12-7 514491 ysxiliu 2012-12-9 22:19
[求助] vhdl ds18b20 addingmm 2012-12-9 02165 addingmm 2012-12-9 16:53
[求助] 求解verilog fengyiyong 2012-12-7 62354 xmffsf 2012-12-8 20:49
[求助] modelsim6.5仿真时存在的一个问题!!! furnace 2012-12-8 02073 furnace 2012-12-8 14:32
[求助] 请大神推荐带USB2.0的FPGA开发板 sgcseu 2012-11-30 73124 tiangua 2012-12-7 23:43
[求助] 大家modelsim中都在使用哪个脚本语言 qiudanyi1 2012-12-5 72423 tiangua 2012-12-7 23:37
[求助] 在使用quartus11.0软件调用modelsim进行波形仿真时出现下列错误 黑曼巴4724 2012-12-7 02727 黑曼巴4724 2012-12-7 21:35
[求助] ALtera的PCIE硬核,runtb.do文件的仿真 hexuezu 2012-5-18 12350 kira545699636 2012-12-7 17:51
[求助] DC综合时如何设置才能保证某个信号不被优化掉 yl5495 2012-10-30 43804 thunderwalk 2012-12-7 15:56
[讨论] FPGA祛除多余符号位的方法 leozh 2012-12-3 52915 see123 2012-12-7 14:02
[求助] PCI Express自由顺序发送数据 longxigen 2012-12-6 32216 see123 2012-12-7 12:30
[求助] PLL的问题 achunjcc 2011-11-29 63927 see123 2012-12-7 12:28
[求助] 关于阻塞赋值与非阻塞赋值  ...2 mingtianwendy 2012-11-29 103736 see123 2012-12-7 12:19
[求助] 问一个dc综合关于module的问题 284294022 2012-12-6 52938 260000 2012-12-7 12:04
[求助] AXI总线 lock up求助 czjcz11 2012-11-30 12778 EET09 2012-12-7 09:41
[求助] RAMB16 资料与 mif 资料问题 nono2000 2012-11-30 22230 nono2000 2012-12-7 08:12
[求助] 关于乘法器的问题 xiaohesdu 2012-12-6 02959 xiaohesdu 2012-12-6 21:20
[求助] 求助:Virtex-5 FPGA设计中,不使用的GTP_DUAL管脚怎么处理 childsplay 2012-12-5 22602 duan_dzj 2012-12-6 17:31
[求助] 数字集成电路系统级仿真求教 菜鸟ASIC 2012-12-5 32804 菜鸟ASIC 2012-12-6 12:18
[讨论] 关于Verilog并行运行的问题  ...2 小钱 2012-12-2 106123 小钱 2012-12-5 22:37
[求助] DC2010安装问题 zhch7777 2012-12-5 01421 zhch7777 2012-12-5 21:10
[解决] 怎么看fpga里map&route的详细信息? 284294022 2012-12-5 32475 284294022 2012-12-5 14:00
[求助] modelsim 仿真如何看内部的一些reg或者wire的信号啊??? yic2000 2012-11-30 44620 yucaoxilin 2012-12-5 10:50
[求助]用VHDL语言描述FSK(频移键控)调制与解调 (无内容) wyfgy2004 2006-3-26 12680 奋斗的孩子 2012-12-5 10:35
[求助] DC安装问题求助 zhch7777 2012-12-5 01676 zhch7777 2012-12-5 10:20
[求助] 急急急!!!FPGA无法接收到DSP发出的SRIO包 apple1990 2012-12-3 35781 apple1990 2012-12-5 09:23
[求助] 请教这几种编码,结果有什么不同,因为什么? nano_dv 2012-11-29 52291 falloutmx 2012-12-5 09:23
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-14 21:12 , Processed in 0.344560 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块