在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] verilog 调用Vhdl写的仿真模型 hunk_yang 2012-9-27 12277 hunk_yang 2012-9-27 16:15
[求助] 求助各位,在quartus的time quest下分析如果发现有hold的slack为负值,应该如何修复 AveryYoung 2012-9-27 02314 AveryYoung 2012-9-27 15:03
[求助] 使用ISE13.1烧写XCF04S出现如下错误。。。 jefby 2012-9-27 03631 jefby 2012-9-27 15:02
[求助] xilinx XPS里搭个基于AXI的系统但是不用microblaze行不行? eyeloveu 2012-9-25 44543 eaglelsb 2012-9-27 14:35
[求助] cf卡上电后,为什么ready信号没有拉高 ckzuan 2012-6-11 22926 guokehuanyu 2012-9-27 08:48
[求助] modelsim+tcl digimax 2011-9-17 32954 yuayuuu 2012-9-27 01:28
[求助] Spantan6 DDR3 wangjianping530 2012-9-24 34071 shuli198349 2012-9-26 23:33
请问那里可以申请到xilinx得CPLD样片 (无内容) fall 2004-12-2 44737 shuli198349 2012-9-26 23:29
[求助] verilog:if...else和三目运算符的区别 chenss0226 2012-9-26 68945 shuli198349 2012-9-26 23:20
[求助] 关于赛灵思MAC核的问题 zmliu418 2012-9-1 12041 zmliu418 2012-9-26 19:01
quartus ii unused pins的设置? psd0208 2009-10-27 510748 汉柏桥微电子 2012-9-26 16:17
[求助] xilinx ML505 开发板上的以太网调试请教  ...2 lhlhualin 2011-8-19 117770 250084162 2012-9-26 15:16
[求助] 瑞芯微电子笔试,数字ic设计方向考些什么题目呢?? graduate2010 2012-9-26 14621 教父 2012-9-26 14:43
[讨论] 如何保证fpga管脚输入不过流? fgm1982 2012-9-26 02232 fgm1982 2012-9-26 11:39
[原创] 使用Catapult实现C到verilog的转换时需要注意哪些问题 xiaobing2003 2011-6-10 94302 0815211023 2012-9-26 11:05
[求助] 求quartusII中锁存器的用法?! 七尺男儿 2012-9-26 05286 七尺男儿 2012-9-26 09:38
[求助] FPGA请教高手指导 tianmaoyuan 2012-9-25 52760 enchanter 2012-9-26 07:59
[原创] Xilinx AutoESL lordexod 2012-6-2 12559 canito777 2012-9-26 07:50
[求助] SDC 中生成时钟命令约束 CLKLOCK primitive 所用的参数 cyberly 2012-9-25 04042 cyberly 2012-9-25 23:43
[求助] FPGA中IP_0/VERF_0 像这种管脚 怎么设置成普通IO echozhang110 2012-9-12 46379 baba_ship 2012-9-25 23:10
[求助] 如何仿真程序中的ip核? liujian_2009 2012-9-21 42647 sailor 2012-9-25 23:08
[讨论] 现在业界用的FPGA仿真工具都有什么? liujian_2009 2012-9-25 26749 sailor 2012-9-25 23:07
[讨论] SPI具体是什么东西,用法呢  ...2 icyevilion 2012-8-19 147855 ahc 2012-9-25 21:27
[求助] 求助,对RGMII网络芯片的输入输出进行io约束 rushiwo1987 2012-9-24 710502 rushiwo1987 2012-9-25 21:06
ejtag standard!  ...2 junxliu 2006-11-4 105614 qiuabc511215960 2012-9-25 20:47
[求助] 如何将VIRTEX5 系列DCM输出时钟,输出到I/O管脚上 furnace 2011-10-24 73011 勇往直前 2012-9-25 17:48
[讨论] FPGA baobao697841 2012-9-25 12090 baobao697841 2012-9-25 17:10
[讨论] FPGA baobao697841 2012-9-24 42382 baobao697841 2012-9-25 16:36
[求助] Your software subscription period has lapsed. Your current xiaoweiniu 2011-3-9 48113 liu584219 2012-9-25 15:40
[求助] 这个问题怎么解决啊? tangzhao12 2010-5-1 25602 zhui123 2012-9-25 10:03
[求助] modelsim仿真 574920045 2012-9-22 42058 gaurson 2012-9-24 22:29
[求助] 公司对比 XIDIANCAD2 2012-9-22 33082 whz7783478 2012-9-24 21:51
[求助] system generator的硬件协同仿真 jfjfjfking 2012-9-24 01956 jfjfjfking 2012-9-24 20:08
[求助] 输出顺序问题请教 jeer630 2012-9-24 02377 jeer630 2012-9-24 18:49
[求助] 并转串 574920045 2012-9-22 32852 教父 2012-9-24 18:23
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-14 07:38 , Processed in 3.251738 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块