数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 593 594 595 596597598 599 600 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


關于Mentor FPGA advantage 的破解	jerry_gzy 2009-12-6	54768	fpgall 2012-6-24 16:26
[求助] ISE中怎么使用gvim?	torbai 2012-3-29	36844	revers05 2012-6-23 14:01
[求助] dsc是什么意思？	qingweisan 2012-6-20	74145	qingweisan 2012-6-23 11:24
[求助] 哪位大虾有法尔码译码方法的Verilog代码~跪求分享~~	sunmeiling 2012-6-22	02146	sunmeiling 2012-6-22 21:18
[求助] virtex-5 HD-SDI 接口问题	wlyj000 2012-6-21	01801	wlyj000 2012-6-21 22:37
[讨论] EDA simulator link 的几种不同形式的疑问	sunt8707 2012-6-21	22262	sunt8707 2012-6-21 17:37
[求助] Verilog 中关于`define的问题求助 ...2	macer_yang 2012-3-9	138635	chlor 2012-6-21 16:24
[求助] 关于DES 加解密的问题	dearhero 2012-5-29	62171	过路心客 2012-6-21 16:15
[求助] ASIC 有哪些经典教程的说？！	nuptsww 2012-6-21	01779	nuptsww 2012-6-21 13:41
[讨论] 建立时间和保持时间	hhc789 2012-6-18	85592	shxr 2012-6-21 13:36
[求助] 占资源过大是由于扇出太大造成的吗？	a52581120 2012-6-18	63863	tigerjade 2012-6-21 12:17
[求助] rom 仿真的问题 ...2	linhaidu 2010-5-23	116510	snobi 2012-6-21 11:36
[求助] FPGA引脚分配问题（DDR2控制器）	yuxuejun1123 2012-6-19	55031	windflood 2012-6-21 10:20
[求助] 关于FPGA时序约束设计请教！	wuzhi184 2012-6-20	22508	Timme 2012-6-20 18:43
[求助] 多选多该怎么实现呢？	a52581120 2012-6-19	32363	a52581120 2012-6-20 18:25
[求助] 求助！Matlab YUV420转RGB程序，哪位能帮我转成C或者verilog	qi0104 2012-6-18	13588	asyou 2012-6-20 17:11
[求助] DCT蝶形算法中嵌套循环的仿真	450663807 2012-6-15	32722	yucaoxilin 2012-6-20 16:28
[求助] 关于questasim可以用vlog等，但是无法用vsim命令	qqwang106 2012-6-20	44130	qqwang106 2012-6-20 14:35
[求助] 关于verilog学习的请教	岁月永恒 2012-6-20	41968	falloutmx 2012-6-20 14:29
[讨论] 求教牛人关于if...if和casex代码	daboboxiao 2012-6-19	42764	zhoushangshi 2012-6-20 11:39
[求助] 前一模块正常输出，接到后一模块发现前一模块传来的数据都是高阻。。。求大神指导	lixuecheng 2012-6-14	24807	lixuecheng 2012-6-20 08:58
[求助] 现在casex能综合吗，用quartus ii	tianyu751 2012-6-19	22350	orlye 2012-6-19 21:25
[求助] 同相时钟 ...2	心海的一滴泪 2011-5-3	109020	Timme 2012-6-19 18:48
[求助] 大四即将读研学生求助	xiamilyx 2012-6-14	93002	0205feiyu 2012-6-19 15:31
[求助] .sdf文件怎么加到工程中去，如何仿真	nkcjf 2012-6-19	12285	tigerjade 2012-6-19 12:14
[调查] modelsim仿真和chioscope验证的波形不同的原因	recorner 2012-6-18	45667	duan_dzj 2012-6-19 10:59
[求助] verilog	大胜天尊 2012-6-7	52234	vinsung 2012-6-19 10:16
[求助] VCS编译出错，求高手指教	歪枣树 2012-6-19	01513	歪枣树 2012-6-19 09:49
[求助] chipscope对FPGA的外部输入输出有影响么	qd0090 2012-6-18	32871	eaglelsb 2012-6-19 09:44
[讨论] altera DDR2 IP 的burstbegin信号！	asyou 2011-3-9	17870	easychen 2012-6-19 09:24
[求助] 哪位大拿推荐几款 Xilinx 器件，里面有硬核处理器的！ ...2	chen.terry 2012-5-30	155408	chen.terry 2012-6-18 22:20
[求助] 请教LVDS稳定问题	McCrocodile 2012-6-15	22601	tiangua 2012-6-18 22:06
[求助] about clk	yangics 2012-6-18	32192	Timme 2012-6-18 21:46
[求助] 数字集成电路功耗计算问题	fl_5588 2012-5-15	12832	fl_5588 2012-6-18 16:03
[求助] 求助！Matlab YUV420转RGB程序，哪位能帮我转成C或者verilog	qi0104 2012-6-18	03226	qi0104 2012-6-18 15:10

1 ... 593 594 595 596597598 599 600 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块