数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 56 57 58 596061 62 63 64 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 书上说“严格控制信号”的输入时序可以不约束，什么叫“严格控制信号”？	日晨难再 2024-2-19	1926	nuobeierjiang 2024-2-20 08:15
[求助] Synplify requires license DesignWare	yalida 2022-4-13	32490	edgar8818 2024-2-19 21:44
[求助] 求大佬帮忙，DDR4 PHY 的clock 对source PLL 有没有精度的要求	lewis.l.l 2024-2-1	71513	mismatch24 2024-2-19 18:05
[求助] DW库中流水线乘法器综合问题求助	天才鼓手 2024-1-30	61612	Kiss_Rose 2024-2-19 17:30
[求助] 请有modelsim 2022.2版本的大侠共享下	gdutchen 2024-2-19	01134	gdutchen 2024-2-19 16:26
[讨论] 有用过Ｓ家的ｄｄｒｃ吗？？	scutlee 2024-2-19	01272	scutlee 2024-2-19 14:51
[求助] STM32 F0 prefetch问题	neXtime 2024-2-19	0875	neXtime 2024-2-19 10:39
[求助] 模块使能信号的作用	Wade_ 2024-2-18	21378	Wade_ 2024-2-18 16:22
[求助] 请教一下一些存储器内部的寄存器作用	xiaokai66 2024-2-2	41252	xiaokai66 2024-2-17 14:53
[原创] 据说Bluespec比Chisel，更加优秀，是真的吗？	orientview 2022-5-14	53897	abeey 2024-2-16 11:02
[求助] 时钟端口也能添加input_delay吗？	日晨难再 2024-2-15	01312	日晨难再 2024-2-15 16:59
[讨论] 关于upf设计中的电源域切换	yex 2024-2-2	21685	kk2009 2024-2-15 08:33
[求助] 请问formality可以做RTL-RTL的验证吗？	irun2 2013-7-3	62852	smc1017 2024-2-7 18:16
[求助] Verilog初学,新人求助	2558966080 2024-2-3	81560	767781537 2024-2-7 16:17
[求助] 浮点数算法逼近问题	xbllzf 2024-2-2	41280	xbllzf 2024-2-5 16:29
[求助] windows下的vivado可以和vcs联合吗 - [已解决]	不伤人的地雷 2024-1-8	51816	jjm_997 2024-2-5 09:44
[资料] matlab HDLcoder ...2	iNostory 2018-5-5	104329	zzp6682 2024-2-4 15:20
[求助] 请教一下，verilog的头文件何时用？	german010 2024-2-2	51993	uiwjyb 2024-2-4 11:28
[求助] 求emmc 4.41的verilog model！！！！！！	shuli198349 2012-4-6	87182	ing句号 2024-2-4 10:26
[求助] 关于VCS仿真mig_7series DDR3 controller IP错误的问题求教	lijias20 2020-8-6	75451	Mouzx 2024-2-4 10:15
[求助] 关于编译VCS pli.a的问题	许learner 2024-2-2	11403	speedzheng23 2024-2-4 07:32
[求助] Verilog初学,求助	2558966080 2024-1-29	61485	2558966080 2024-2-3 01:22
[求助] 数字设计中定点小数的表示和存储 - [已解决]	GloriaMoran 2024-2-1	31792	new_fast 2024-2-2 15:21
[求助] Verdi使用	Blue_IC 2024-2-1	21187	Blue_IC 2024-2-2 10:06
[求助] FPGA IP change	耳_东_陈 2024-1-28	21564	耳_东_陈 2024-2-2 10:01
保持时间为负怎么处理？ ...2 3 4 5 6	landyw 2004-9-7	5027255	xuzailong 2024-2-1 16:54
[原创] wifi6 ...2	qianqian123 2024-1-15	101974	binnq 2024-2-1 14:00
[讨论] 想讨论下PCIe传输的问题	yif1878 2024-1-31	11333	murphy522 2024-2-1 09:38
[原创] Malogic FPGA Board 全部Code和资料上线	dodoee 2024-1-30	11457	dodoee 2024-1-31 09:16
[求助] designware怎么用啊？ ...2	yic2000 2013-4-10	1113653	xiaoruozhou9 2024-1-30 18:35
[求助] eda环境主机插网线远程控制后获取license耗时非常长 - [悬赏 5 信元资产]	w0shishabi 2024-1-28	11320	w0shishabi 2024-1-29 22:24
[资料] Solid-State Drive (SSD) Introduction	AlvinRolling 2024-1-17	31278	im.leo 2024-1-29 14:27
[求助] 想问问大家关于功耗评估工具PTPX的误差	创芯101 2023-12-26	51571	创芯101 2024-1-29 09:31
[原创] 当前最经典人工智能参考书籍与课件、习题答案	gogo16888 2023-1-21	62585	sutaotao2001 2024-1-27 02:38
[求助] 关于Verilog 累加器的编写	我想学IC 2023-11-9	12021	yasimi 2024-1-26 17:16

1 ... 56 57 58 596061 62 63 64 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块