数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 610 611 612 613614615 616 617 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] FPGA/ASIC逻辑层数问题请教！	txd208 2012-4-4	01661	txd208 2012-4-4 10:45
[求助] 请教关于Signal Processing Designer的安装... - [悬赏 70 信元资产]	wen1wu9 2010-6-26	714803	frinos 2012-4-4 09:28
[讨论] nc verilog仿真时时钟波形忽然断了一大截	风信子yiyi 2012-3-23	33004	higoogle 2012-4-4 00:40
[讨论] formality比对RTL与综合网表的问题	Syn2012 2012-4-1	25219	Syn2012 2012-4-3 23:01
[求助] 求助，访问reg数组的方法	estyzq 2012-3-28	53221	higoogle 2012-4-3 22:49
[求助] 求助（紧急）	水天清蓝 2012-4-2	22305	水天清蓝 2012-4-3 19:50
[求助] Simulink 和Modelsim 联合仿真时的问题求助	huobaihua 2010-5-17	22820	hbliuestc 2012-4-3 10:59
[求助] sof与run的疑问	ronan123 2012-4-3	02065	ronan123 2012-4-3 10:04
[求助] DSPBuilder与DE2-图像处理	ronan123 2012-4-3	02329	ronan123 2012-4-3 10:02
[求助] vcs内部新增了vera么？	dabenzhong 2012-2-2	63512	appleyuchi2 2012-4-2 14:42
[求助] 职位选择，请各位大侠们指导！	anglela 2012-3-31	22238	anglela 2012-4-1 17:00
[求助] Quartus 并转串	hzdzkjly 2012-3-31	52767	wangminhua2 2012-4-1 16:38
[求助] altera DDR2 phy	l2002924700 2012-3-31	43925	l2002924700 2012-4-1 14:34
求huffman编码器的verilog代码	lindijie 2008-6-24	53383	doomsten 2012-4-1 14:22
[求助] 如何控制FIFO的读使能信号？	乐烁橙 2012-3-31	23702	404263141 2012-3-31 22:28
[原创] 求指点 ncverilog	atlandis 2012-3-31	111180	atlandis 2012-3-31 17:37
[求助] 关于PIO寄存器的地址	tao.xing455 2012-3-30	32451	tao.xing455 2012-3-31 12:57
[求助] SATA PIO 模式求助高人指点:万分感激	zqtzm 2011-11-8	43755	quenstin 2012-3-31 12:39
[求助] 求救，关于inout端口连接和ddr2 controller的	hexuezu 2012-3-30	32934	gaurson 2012-3-31 12:06
[原创] IC流片服务	MOSIS亚太总代理 2012-3-31	03543	MOSIS亚太总代理 2012-3-31 11:01
[求助] (已解决)新手第一次写程序综合出现xst 899错误求解	jamiedame 2012-3-27	22799	shibinyou 2012-3-30 22:47
[求助] 大家都有应用过XILINX的综合与实现阶段哪些属性设置呢？对设计都有些什么影响呢？	莹apgy0722 2012-3-30	06372	莹apgy0722 2012-3-30 22:41
[求助] 如何使用FIFO的空满标志来控制读写使能信号？	乐烁橙 2012-3-30	24590	夜尽天明 2012-3-30 20:59
[求助] WiFi SD卡设计	wdzic_fbb 2012-3-15	42747	wdzic_fbb 2012-3-30 18:57
[讨论] Booth2乘法器编码	helongknight 2012-1-11	34573	William1385 2012-3-30 18:50
[求助] 求教verilog综合问题	zdg2011 2012-3-27	42087	教父 2012-3-30 16:20
[求助] verilog中的小问题	qingjiao 2012-3-24	42259	110500623 2012-3-30 15:57
[求助] 请教大侠关于从modelsim中将输出数据导入一个文本文档的问题	qiuyeganlan 2012-3-29	13332	110500623 2012-3-30 15:47
[求助] 有关Xilinx ISE 13.4 XST的问题 ...2	伟爱娜 2012-2-24	104991	110500623 2012-3-30 15:44
[求助] ISE不同版本编译出来的效果不同？	xie0jing0 2012-3-29	22715	110500623 2012-3-30 15:36
[求助] 请教：能否在VIRTEX4的板子上使用AXI总线	miss_hit_529 2011-12-8	12469	miss_hit_529 2012-3-30 15:34
[讨论] 修改完代码如何不关闭nc-verilog而完成重新加载	f_haizao 2012-3-29	43628	hqhjj 2012-3-30 12:04
[讨论] synopsys 推出下一代验证ip	puyaraimondii 2012-3-29	12305	gordon_m 2012-3-30 02:28
[讨论] FPGA设计中用到了quartus中的IP，如何将本设计成ASIC	小树 2012-3-27	73921	gordon_m 2012-3-30 02:26
[原创] 关于几个时间参数的问题，请大虾门帮忙解决看看	yxh4348 2012-3-29	02138	yxh4348 2012-3-29 22:01

1 ... 610 611 612 613614615 616 617 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块