数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 619 620 621 622623624 625 626 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 有个.vhd文件和一个.bit文件，同属于一个项目	xingtianhn 2012-2-22	32430	buley 2012-2-23 12:55
[求助] 使用FPGA+DAC0832的组合制作DDS的数字信号发生器	hbcdcym 2012-2-22	22980	hbcdcym 2012-2-23 10:25
[求助] 关于使用DPRAM IP 和仿真综合的一些问题求高人指导	wilmots 2012-2-22	01728	wilmots 2012-2-22 20:49
[求助] 大规模设计该如何搞	781349304 2012-2-22	11698	zhq415758192 2012-2-22 20:16
[求助] Perl与IC ...2 3	kebon22 2010-7-10	288608	chenyoyo 2012-2-22 19:46
[原创] ISE12.1 例化fifo	天天PDF 2012-2-22	02399	天天PDF 2012-2-22 18:00
[求助] .mcs文件，.bit文件是否都是下载到FPGA当中的	xingtianhn 2012-2-21	48383	pontiff 2012-2-22 11:02
[求助] FPGA下载方式有什么不同？	xingtianhn 2012-2-21	12363	pontiff 2012-2-22 10:45
[解决] ISE XST综合问题	lmz05 2012-2-21	43976	lmz05 2012-2-22 10:40
[求助] 在quarter11上怎样能调用不是quarter11绑定的第三方软件 modelsim10.0d	jackzones 2012-2-21	01871	jackzones 2012-2-21 20:55
[求助] verilog 运算中溢出检测的问题	tt99647 2012-2-20	75632	tt99647 2012-2-21 17:27
[求助] 请问verilog有这种写法吧？（已解决）	atlandis 2012-2-16	62287	xaaa001 2012-2-21 17:15
[求助] 请教modelsim后仿真的问题	lvluo 2012-2-20	32515	jackertja 2012-2-21 14:36
[求助] ISE CMT中PLL移相的问题	hihii 2012-2-19	13301	shiyinjita 2012-2-21 13:25
[求助] 向各位牛人请教：ALTERA FPAG 复位信号是高电平好还是低电平好？ ...2 3	zsan566 2010-12-16	2010693	menghuan3133 2012-2-21 09:46
[讨论] 关于RAM wrapper？	guofu2010 2011-9-10	24027	guofu2010 2012-2-21 08:12
[求助] 新手关于综合软件的问题	flyingsheep_cn 2012-2-20	13021	dreamylife 2012-2-20 21:49
[求助] 入门ASIC，求推荐经典书籍	hitzzc 2012-2-11	82475	mosou 2012-2-20 17:22
[讨论] 数字IC工程师	LVboy 2012-2-17	32367	jackertja 2012-2-20 16:26
[求助] altera DDRII Controller	l2002924700 2012-2-19	13065	l2002924700 2012-2-20 11:28
[求助] 菜鸟请教代码问题 ...2	longjilb 2012-2-11	144162	longjilb 2012-2-19 20:55
[解决] ISE12.1 中的impact怎么如何添加XCF128X配置芯片	yanhuiqiang 2012-2-18	03073	yanhuiqiang 2012-2-18 21:20
[求助] 怎样比较两个时钟频率	longjilb 2012-2-16	32456	longjilb 2012-2-18 18:03
[求助] quartus9中，怎样设置可以单独对不同模块的时序进行约束啊？	hean281 2012-2-18	12373	挂在天边的鱼 2012-2-18 15:54
[求助] 有没有做过matlab生成算法比对文件，和FPGA仿真输出比对的工作呢	mica007 2012-2-18	12499	挂在天边的鱼 2012-2-18 15:47
[求助] 文献看的头大了，求解释	atlandis 2012-2-18	01812	atlandis 2012-2-18 12:12
[原创] 大家猜猜这个输出	atlandis 2012-2-17	42413	atlandis 2012-2-18 08:20
[求助] cpld 计数器从0开始计数记到16停止，上电之后计数器不工作。 ...2	bwl19881019 2012-2-7	135390	zzczx 2012-2-17 20:34
[求助] 请问怎样选购 xilinx下载线？	箜篌 2012-2-17	11778	buley 2012-2-17 17:34
[求助] 请教一个寄存器的spec有点看不懂（已解决）	atlandis 2012-2-14	53323	atlandis 2012-2-17 11:04
[求助] 请问AHB标准中Hsel信号的作用范围？	atlandis 2012-2-17	02382	atlandis 2012-2-17 10:42
[求助] unload regesist and retention	abcyjpabc 2012-2-17	02061	abcyjpabc 2012-2-17 10:10
verilog 的问题	ydlm42sj 2009-5-11	45065	davidlee_cosmo 2012-2-17 06:40
[求助] 谁对DSCN2801这个芯片了解啊？SHA1验证模块具体怎么工作的啊？	langding831 2012-2-16	02441	langding831 2012-2-16 22:10
[求助] altera的lpm_mult的使用问题	a52581120 2012-2-11	810052	a52581120 2012-2-16 11:44

1 ... 619 620 621 622623624 625 626 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块