数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 667 668 669 670671672 673 674 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 讨论一个基础问题begin-end	cihchenlin 2011-4-21	83551	jackertja 2011-4-24 11:13
[求助] ise中如何约束clk到非时钟pin	richyhuang 2011-4-23	02947	richyhuang 2011-4-23 23:56
[原创] systemverilog 如何编写时钟	huning361 2011-4-21	64468	qq847941010 2011-4-23 23:46
[求助] 安装2006.06DC 出现的问题	pzchu 2011-4-8	84787	lovelaner 2011-4-23 23:39
[求助] TESTBENCH测试文档如何写？ ...2	pofeng 2010-8-13	126678	wingedsteed2008 2011-4-23 19:23
求助：哪位朋友有用Verilog语言写的C8259的验证代码	liyuyun 2007-5-14	22727	lovelaner 2011-4-23 17:47
[求助] LVTTL电平在1.5V左右会不会翻转	mosou 2011-4-23	02337	mosou 2011-4-23 17:04
[求助] 怎么入门学习啊。。。	疯狂小诗 2011-4-21	43405	zhou_jin1215 2011-4-23 15:31
有没有真正用systemverilog做设计的？	zhhy3818_yahoo 2009-5-21	93545	bukubuku 2011-4-23 15:29
基于FPGA的电动汽车漏电保护装置的设计	cqm239 2008-3-12	33065	Danyding 2011-4-23 13:44
[求助] 关于产生时钟的问题 ...2	hxfwdzx 2011-4-20	118938	Danyding 2011-4-23 12:58
[求助] 一个输入量有三个值：1,0，z。那定义它的时候是不是tri型呀，还是什么？	shxr 2011-4-21	23524	shxr 2011-4-23 09:38
[求助] 求system verilog设计经验	nancy502 2010-4-14	52761	bornforhappy 2011-4-22 15:24
[讨论] system verilog 在开发里面会取代目前的verilog吗？	ssss1983 2011-2-17	64614	bornforhappy 2011-4-22 15:18
[求助] 求助！！！关于xilinx Ip core 做fft！	tianqing1385 2011-4-21	12460	acgoal 2011-4-22 12:55
[求助] inout端口仿真测试	yanjinjin 2011-4-17	43746	yanjinjin 2011-4-22 10:20
[求助] 关于桶形移位器	wangxuede220 2011-4-17	34189	magicyang_223 2011-4-21 23:32
芯片的电源问题，请教	CNC 2009-10-15	64078	konamistar 2011-4-21 22:03
[求助] 关于FPGA实验板的内存的疑问	puyaraimondii 2011-4-20	12447	hng1123 2011-4-21 21:12
ispLEVER培训教程FPGA设计流程 ...2 3	sunlei44332211 2009-5-8	239517	KevinIC 2011-4-21 12:41
[求助] 请问LCD控制器中的虚拟显示（virtual display）是指什么功能	welco 2011-4-21	02593	welco 2011-4-21 10:02
请教一个vcs coverage的问题	cwfv 2009-5-6	77544	五月一 2011-4-21 09:00
[求助] verilog中的截位问题	apolloooooo 2011-4-18	412745	jackertja 2011-4-20 17:12
[求助] 如何把连续的0或者1变成0和1交替	mhfweng 2011-3-1	93587	bornforhappy 2011-4-20 16:57
谁有比较好的sdram激励示范文件呢参考呢 ...2	feitengyu 2008-11-26	104023	cgssuccess 2011-4-20 09:50
[讨论] 大家在windows环境中一般都用什么编辑器编辑verilong？ ...2	louisesunjie 2010-10-22	106084	silencefpga 2011-4-20 09:46
[求助] 求助：arm丢失中断问题	yezimeyou 2011-4-18	32831	jackertja 2011-4-20 09:37
[求助] Altrea DDR2 IP初始化不过	asyou 2011-4-18	53576	asyou 2011-4-19 18:11
[求助] 求在FPGA上使用IO口的verilog代码	wsxingshi 2011-4-18	64574	清扬如昀 2011-4-19 15:58
[求助] primepower的功耗信息库	hp1126du 2010-5-1	15961	michealwolf8 2011-4-18 20:53
[原创] ise12.3 中为什么没有pace	richyhuang 2011-4-18	12814	richyhuang 2011-4-18 17:00
amba总线，wb总线spec ...2	syf1088 2008-9-5	145538	huangxiaofan84 2011-4-18 15:30
[求助] 求quartus9.1可以用的license(论坛上的我都试过了，不行)	tsuperl 2010-3-6	58968	tyr05 2011-4-18 13:10
[原创] Help on Spartan6 FPGA IO Standard Constrain	lik0604 2011-4-17	211947	lik0604 2011-4-18 11:33
DC软件的使用问题？	yqyhaohan 2007-8-25	53959	menglizhuiyi 2011-4-18 08:50

1 ... 667 668 669 670671672 673 674 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块