在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 求教,modelsim的wave窗口问题。 guojunzi 2010-12-13 22791 guojunzi 2010-12-13 19:32
用spectre如何进行数字模块的仿真 dinsh 2007-12-3 110982 kobe0704 2010-12-13 19:08
[解决] 突然发现assign用的好少  ...234 ruiruio4 2009-12-15 3513307 bornforhappy 2010-12-13 16:59
[原创] 求教一下状态机的状态跳转问题  ...2 stephua 2010-12-8 128864 stephua 2010-12-13 15:47
[求助] 论坛的搜索基本废掉了 mihayilov 2010-12-13 15188 jackzhang 2010-12-13 15:47
[求助] 求达人推荐FPGA开发板~ huoyumutou 2010-12-8 53893 happypighaha 2010-12-13 14:12
[讨论] 在用xilinx SDK时,有时会出现莫名奇妙的问题。大家有没有这样的经历啊。 cgl_ict 2010-12-13 02886 cgl_ict 2010-12-13 11:43
[求助] 请教几个warning该如何解决?  ...2 melinda 2010-12-11 109176 demonsolar 2010-12-13 08:22
[求助] 请大家帮忙看看这个工程 liuxiaohonghong 2010-12-10 52595 heitai 2010-12-11 14:32
[求助] 运行Modelsim6.5时出现的爆炸性问题,请诸位高手帮帮小弟,感激不尽。。。 犀利哥 2010-9-14 54814 yzhg 2010-12-11 13:21
[求助] 数字后仿问题,高手指教,多谢!!急!!! youkexk123 2010-12-9 84626 zzhito 2010-12-10 22:46
[解决] 求助后仿问题 youkexk123 2010-12-8 43797 menus 2010-12-10 13:54
[求助] FPGA验证问题  ...2 youkexk123 2010-12-4 148700 menus 2010-12-10 13:49
屏幕显示(on screen display)方面的东东? yuji2010 2003-9-4 33376 phytqwu 2010-12-10 00:52
可能是亚稳态的问题  ...2 xjtanh 2003-10-23 116542 yangyuf1 2010-12-10 00:43
[讨论] chipscope核的问题-急切等待答案! xiaoshi 2010-12-6 53364 acgoal 2010-12-9 21:45
[求助] 如何在WIN7 64bit 破解cadence16.0 jack2115 2010-12-7 15415 pengki 2010-12-9 17:37
[求助] 求助:关于verilog中integer赋值的问题 hfut__wr 2010-12-7 88421 gaurson 2010-12-9 15:27
[求助] flat cell rom mydesign1 2010-12-9 02360 mydesign1 2010-12-9 10:22
[求助] 关于布局布线 weilin0215 2010-12-7 54477 cxj2010 2010-12-8 19:54
讨论贴:大家来讨论一下clock gating的问题吧 yhj583 2007-11-28 56507 yx.yang 2010-12-8 16:01
[求助] 刚想到一个毕设题目,,x人帮看看怎么样,有啥建议提,我新人一个,题目要长!!!  ...23 yuhuan3648 2010-11-26 2216408 yx.yang 2010-12-8 13:38
[求助] 求助 verilog 数组初始化的问题 insomnia1107 2010-12-7 58445 yx.yang 2010-12-8 13:35
[求助] 安装Berkeley的SIS软件问题 hxfwdzx 2010-12-8 12429 yx.yang 2010-12-8 13:08
[求助] 我根本人vn好怀念  ...2 hunterhunter 2010-12-2 139835 yx.yang 2010-12-8 12:54
[求助] 这个错误怎么解决  ...2 chupenghui 2010-4-21 124032 tea717 2010-12-7 11:57
[求助] 急问Xilinx ISE12.2中PlanAhead打开报错~~~~ armor 2010-12-4 23396 dclsky 2010-12-6 22:07
[解决] about pearl timing analyzer meijingguoyu 2010-11-26 22861 meijingguoyu 2010-12-6 14:54
[原创] CPLD接SDRAM可行不?有没有搞过的,给点意见 ddhjob 2010-12-6 01943 ddhjob 2010-12-6 11:02
[原创] SystemVerilog学习(3):计划 sivar 2010-12-5 22726 kangkai1430 2010-12-6 07:37
[求助] Hspice dahaidekuihua 2010-4-5 53754 sunnylgf 2010-12-4 23:06
[求助] DDR SDRAM datasheet 上的 output current 指什么? christing 2010-12-4 02200 christing 2010-12-4 20:53
[求助] 做FPGA好还是做ASIC好啊?  ...2 showtime2303 2010-11-23 189463 qqqyb 2010-12-4 16:11
[求助] DC里COMMON LINUX AMD64是指什么? celcoco 2010-12-4 02530 celcoco 2010-12-4 14:51
[求助] ISE11.1上的工程稍作改动工程就运行通不过是什么原因 20100630 2010-11-29 53093 demonsolar 2010-12-4 08:15
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-10 15:33 , Processed in 0.379748 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块