Analog/RF IC 设计讨论今日: 0|主题: 53617|排名: 38

版主: lixiaojun707, 天牛不唱歌, feynmancgz, lifusu, kwankwaner, 弘毅童鞋, jiang_shuguo

1 ... 870 871 872 873874875 876 877 ... 1000 / 1000 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 线性稳压器仿真的时候，输出端的等效寄生电阻应该设置为多大合适	a10100903 2018-6-11	11835	popfly51 2018-6-12 11:37
[求助] 怎么仿真全差分运放的PSRR？	tomcarrot 2016-5-17	47773	hebut_wolf 2018-6-12 10:17
[求助] CDL导出失败，无提示 ...2	322512lu 2015-1-7	127818	nelson2012 2018-6-11 15:00
[求助] 现在负责射频收发机的顶层电路，负责一个项目，该做些什么	alex_fd12 2018-6-8	32281	dda7XaXS 2018-6-11 12:30
[讨论] 对版主的无语，有同感的进来看看。【版主也可以进来看看】	eewater 2010-7-5	94036	干饭一碗 2018-6-11 12:02
[讨论] 鄙视这些不负责任的砖家 ...2 3 4 5	xyn777 2011-9-24	4317326	calven 2018-6-11 11:51
[求助] 请教一个端口耐压的问题，求大佬解惑	sunzhx062755 2018-6-10	12458	122013137 2018-6-11 11:46
[求助] 使用过tsmc18rf工艺的请帮个忙吧！ ...2 3	lvemilylvemily 2010-3-24	2716152	StaroonM 2018-6-11 08:58
[求助] HEMT晶体管击穿电压	Yestone_ 2018-6-10	12739	mssgzw 2018-6-10 22:45
[求助] 如何理解运放Vos CMRR Gain Phase Margin等参数随输入共模的不同而不同	liuqingfeng2011 2018-6-8	13696	wjx197733 2018-6-10 16:50
Understanding and Optimizing Electromagnetic	yazai113 2007-5-20	34385	kuan 2018-6-10 06:44
请教个chartered0.35版图的问题	mekenny 2009-1-7	33594	ld1253590798 2018-6-9 22:05
[求助] BUCK环路脉宽调制级器	wang.bin 2018-6-9	01339	wang.bin 2018-6-9 14:51
[求助] transformer-based resonant frequency cal	amswu 2018-6-9	02555	amswu 2018-6-9 09:24
[求助] 全差分输入输出运放	staric 2018-6-8	02658	staric 2018-6-8 15:41
[求助] dft的实质	yeqiong 2012-7-6	85532	zhangjame 2018-6-8 14:33
[调查] die bonding wire machine	afujian 2018-6-8	02463	afujian 2018-6-8 13:45
[求助] 求两篇CNKI 论文下载 - [已解决]	天牛不唱歌 2018-6-7	32367	lpf025 2018-6-8 08:35
[求助] 基于CMOS基准设计的部分电路问题 ...2 3	xionghaian 2014-5-21	248554	mssgzw 2018-6-7 23:12
[讨论] 一颗CBEBC 究竟包含哪些层	mssgzw 2018-6-4	22969	mssgzw 2018-6-7 23:03
[求助] 低功耗bandgap问题	cadenceic616 2018-6-5	52622	qiwentuo 2018-6-7 10:01
[求助] bandgap 跑工艺角DC点出问题	cadenceic616 2018-6-6	12446	lpf025 2018-6-7 09:05
[求助] 请问Cadence做数模混仿时，SpectreVerilog cannot support 64 bit?	Lanton 2017-12-13	44598	2729875798 2018-6-6 22:54
[求助] 55nm工艺，电流4mA，咋么确定MOS的宽长比	chenxiliang 2018-6-6	01893	chenxiliang 2018-6-6 11:12
[求助] pipline adc	asdsda 2018-6-6	02148	asdsda 2018-6-6 10:35
[求助] 在Bandgap电路中，单独仿真运放的频率特性是否有意义？	739248492 2018-5-24	83484	nelson2012 2018-6-6 09:50
[求助] VCO tran仿真无法起振	蜗蜗wo 2018-6-5	22939	alex_fd12 2018-6-6 09:46
[求助] cadence virtuoso 设计 MMIC 就是反复修改反复仿真试结果吗？	mssgzw 2018-6-5	02405	mssgzw 2018-6-5 20:31
[讨论] 锁相环整体仿真时不锁定	梦随心行 2018-5-30	52804	人生豪迈 2018-6-5 19:56
[求助] VSS在spectre dc仿真时，显示结果不是0？	xinleiye 2018-6-5	01752	xinleiye 2018-6-5 15:58
[求助] Verilog-A中如何给数组赋值	gaom9 2011-3-21	912261	yuwenjuan 2018-6-5 15:45
请教如何用verilog-a语言描述一个指数函数	cool_snake 2008-9-22	711315	yuwenjuan 2018-6-5 15:43
[讨论] 锁相环整体仿真问题	梦随心行 2018-6-5	12070	梦随心行 2018-6-5 15:29
[求助] Cadence 瞬态仿真结果显示问题	孤独的自由 2018-6-4	42752	122013137 2018-6-5 12:05
[求助] virtuoso ADE下PLL前仿真ERROR	anlizan 2018-5-31	43224	雪走之魂 2018-6-4 15:32

1 ... 870 871 872 873874875 876 877 ... 1000 / 1000 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

Analog/RF IC 设计讨论 今日: 0|主题: 53617|排名: 38

快速发帖

Analog/RF IC 设计讨论今日: 0|主题: 53617|排名: 38