<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>EETOP 创芯网论坛 (原名：电子顶级开发网) - 信号完整性讨论</title>
    <link>https://bbs.eetop.wang/forum-215-1.html</link>
    <description>Latest 20 threads of 信号完整性讨论</description>
    <copyright>Copyright(C) EETOP 创芯网论坛 (原名：电子顶级开发网)</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Fri, 05 Jun 2026 21:40:43 +0000</lastBuildDate>
    <ttl>180</ttl>
    <image>
      <url>https://bbs.eetop.wang/static/image/common/logo_88_31.gif</url>
      <title>EETOP 创芯网论坛 (原名：电子顶级开发网)</title>
      <link>https://bbs.eetop.wang/</link>
    </image>
    <item>
      <title>ANSYS中使用SPICE模型报错</title>
      <link>https://bbs.eetop.wang/thread-995062-1-1.html</link>
      <description><![CDATA[求助各位大佬，SPICE模型中调用了analoglib里的理想电容模型，在ANSYS circuit中用SPICE模型进行时域仿真时报错，求助解决办法~]]></description>
      <category>信号完整性讨论</category>
      <author>CJ12345</author>
      <pubDate>Thu, 11 Sep 2025 12:39:29 +0000</pubDate>
    </item>
    <item>
      <title>28G serdes信号如何仿真？</title>
      <link>https://bbs.eetop.wang/thread-994506-1-1.html</link>
      <description><![CDATA[主板上有个FPGA芯片，有几组Serdes信号，连到板边的QSFP28连接器上。这个连接器是表贴的。

板子贴装好以后，信号比较差，误码率较高，想请教下：
1、是否需要整条链路做一个仿真？
2、还是单独对QSFP28连接器PAD，以及FPGA BGA部分单独仿真就可以？
3、对于QSFP28连接 ...]]></description>
      <category>信号完整性讨论</category>
      <author>bone</author>
      <pubDate>Mon, 01 Sep 2025 07:42:11 +0000</pubDate>
    </item>
    <item>
      <title>关闭，发错模块了</title>
      <link>https://bbs.eetop.wang/thread-993551-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>信号完整性讨论</category>
      <author>a1286232225</author>
      <pubDate>Tue, 12 Aug 2025 08:19:06 +0000</pubDate>
    </item>
    <item>
      <title>PCIE3.0 8Gbps 参考时钟JITTER仿真求助</title>
      <link>https://bbs.eetop.wang/thread-988891-1-1.html</link>
      <description><![CDATA[各位大佬，请教如下问题：

PCIE3.0 8Gbps 参考时钟JITTER 标准如下：

1. Max. 1ps RMS， 只是RJ吗？对应的TJ 峰峰值应该是多少呢？
2. 测量点是在CDR之后吗？
3. 对SIPI工程师，封装+PCB设计的要求应该是多少？如何仿真呢？
    换句话说：如何设计/仿真封装+PCB以便 ...]]></description>
      <category>信号完整性讨论</category>
      <author>baiyangyihao</author>
      <pubDate>Wed, 07 May 2025 08:04:05 +0000</pubDate>
    </item>
    <item>
      <title>环形振荡器</title>
      <link>https://bbs.eetop.wang/thread-988144-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>信号完整性讨论</category>
      <author>lht2712</author>
      <pubDate>Tue, 22 Apr 2025 03:28:53 +0000</pubDate>
    </item>
    <item>
      <title>高速差分信号传输中的差分信号到共模信号的转换</title>
      <link>https://bbs.eetop.wang/thread-988001-1-1.html</link>
      <description><![CDATA[传输线中不仅存在传播信息的差模信号，还有不传播信息的共模信号，理想情况是不存在相互转化的。差模信号与共模信号的转化是由于差分传输线不对称造成的，造成不对称的原因很多，差分传输线的长度差像拐角、差分传输线由于刻蚀差异造成传输线特性阻抗不同、两个传输线的 ...]]></description>
      <category>信号完整性讨论</category>
      <author>18611016533</author>
      <pubDate>Sat, 19 Apr 2025 03:19:56 +0000</pubDate>
    </item>
    <item>
      <title>[Ansys仿真] Ansys 官方技术支持途径</title>
      <link>https://bbs.eetop.wang/thread-985958-1-1.html</link>
      <description><![CDATA[ACSS是Ansys的售后支持平台，用户登录https://customer.ansys.com/ 提交技术支持单

ACSS账号注册
1. 打开 https://customer.ansys.com
2. 输入公司邮箱(不支持免费邮箱），点击 “Continue”
3. 如有账户，请输入密码；如果第一次注册，请点击“Send Verification Code ...]]></description>
      <category>信号完整性讨论</category>
      <author>Itach</author>
      <pubDate>Thu, 13 Mar 2025 04:10:11 +0000</pubDate>
    </item>
    <item>
      <title>virtuoso中的仿真结果图的maker的坐标字体以及快捷键V和H对应的坐标字体如何变大</title>
      <link>https://bbs.eetop.wang/thread-985073-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>信号完整性讨论</category>
      <author>mayanjun123</author>
      <pubDate>Fri, 28 Feb 2025 14:27:55 +0000</pubDate>
    </item>
    <item>
      <title>IBIS模型怎么仿真GMSL/FPD LINK眼图</title>
      <link>https://bbs.eetop.wang/thread-984902-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>信号完整性讨论</category>
      <author>11122234</author>
      <pubDate>Wed, 26 Feb 2025 06:18:52 +0000</pubDate>
    </item>
    <item>
      <title>电磁场与电磁波 教材上的疑惑</title>
      <link>https://bbs.eetop.wang/thread-983875-1-1.html</link>
      <description><![CDATA[电磁场与电磁波第五版 谢处方 第278页中。描述的平面电磁波在多层理想介子中传播的电场表达式，其中表达式1中的E2im表示的是z=d处的介子2中的电场，而表达式2中的τ1=E2im/E1im是在Z=0时候的比值，而z=0处的E2im与z=d处的E2im是不相等的，而是有个相位差的，所以小弟 ...]]></description>
      <category>信号完整性讨论</category>
      <author>everny1</author>
      <pubDate>Fri, 14 Feb 2025 07:10:53 +0000</pubDate>
    </item>
    <item>
      <title>ADC输入端SDD11测量</title>
      <link>https://bbs.eetop.wang/thread-980849-1-1.html</link>
      <description><![CDATA[如题，小弟目前在测试一块ADC demo板，给的任务是测量ADC芯片的输入端SDD11，ADC板上输入信号先通过无源RC匹配网络衰减大概10dB后进入ADC。
测试的思路是，先测量ADC demo板输入的整体S参数，然后做一块PCB复制一份无源RC匹配网络测量匹配网络的S参数，最后通过在ADC板 ...]]></description>
      <category>信号完整性讨论</category>
      <author>sargenwarsssss</author>
      <pubDate>Wed, 11 Dec 2024 09:46:54 +0000</pubDate>
    </item>
    <item>
      <title>HFSS和3D LAYOUT仿真求助</title>
      <link>https://bbs.eetop.wang/thread-979413-1-1.html</link>
      <description><![CDATA[3D 模型我是使用的创建PEC然后建立lumped port来仿真的，模型和PCB仿真数据都没问题，但是组合在一起S21，S11就比任何一个部件都小，是明显错误的，想请教下各位大佬是怎么回事，仿真的时候也没有报错，组合的方式是使用3Dlayout的place design，对准位置之后没有一  ...]]></description>
      <category>信号完整性讨论</category>
      <author>cjl19960919</author>
      <pubDate>Tue, 19 Nov 2024 01:14:55 +0000</pubDate>
    </item>
    <item>
      <title>HFSS</title>
      <link>https://bbs.eetop.wang/thread-979285-1-1.html</link>
      <description><![CDATA[HFSS在划分网格的时候出现



1 (D:/ANSYS_CJL/LG1322_V1/)
  HFSSDesign1 (Terminal Network)
    [info] Normal completion of simulation on server: Local Machine. (04:56:51 PM  Nov 15, 2024)
T800_4P_LG1322_PCB_2410244 (D:/Users/CJL/Documents/Ansoft/)
  T8 ...]]></description>
      <category>信号完整性讨论</category>
      <author>cjl19960919</author>
      <pubDate>Fri, 15 Nov 2024 09:05:39 +0000</pubDate>
    </item>
    <item>
      <title>DDR_DQS与DQ眼图显示问题</title>
      <link>https://bbs.eetop.wang/thread-977804-1-1.html</link>
      <description><![CDATA[各位，如附件中图所示：

DDR 仿真完眼图后，发现虽然DQ相对DQS有半个UI的延时，但是显示结果时二者竟然是同相位，按道理应该DQS的沿在DQ的中间位置，请教ADS软件中应该如何处理呢？

多谢！！！！ ...]]></description>
      <category>信号完整性讨论</category>
      <author>baiyangyihao</author>
      <pubDate>Mon, 21 Oct 2024 01:43:15 +0000</pubDate>
    </item>
    <item>
      <title>在cadence中如何仿真bit error rate</title>
      <link>https://bbs.eetop.wang/thread-974564-1-1.html</link>
      <description><![CDATA[求问在cadence中有办法仿真误码率和bathtub曲线吗，急急急急急急]]></description>
      <category>信号完整性讨论</category>
      <author>ztylebron</author>
      <pubDate>Mon, 19 Aug 2024 12:29:56 +0000</pubDate>
    </item>
    <item>
      <title>信号&amp;电源完整性SI&amp;PI仿真</title>
      <link>https://bbs.eetop.wang/thread-974130-1-1.html</link>
      <description><![CDATA[搞技术这么多年，搞过工程，硬件设计，PCB设计，高速信号仿真，知道很多人都想掌握信号和电源仿真这个技术，但是网上的资料有些且不体系，无法清楚的讲透，更无法完整的讲解整个仿真系统的知识，因此我结合最近几年做项目的经验，主要是PCB板级仿真这一块，整理了些资料 ...]]></description>
      <category>信号完整性讨论</category>
      <author>仿真砖家</author>
      <pubDate>Sun, 11 Aug 2024 14:35:27 +0000</pubDate>
    </item>
    <item>
      <title>无源传输器件的线性特性</title>
      <link>https://bbs.eetop.wang/thread-973863-1-1.html</link>
      <description><![CDATA[对于实际的传输线,波导这内的无缘器件,其一定是线性的吗?就是说输入的正弦波无论幅值多大(不对传输结构产生破坏的前提),输出相对于输入的幅度的衰减比例和相移是不变的,且不会产生其他的谐波
 ...]]></description>
      <category>信号完整性讨论</category>
      <author>everny</author>
      <pubDate>Tue, 06 Aug 2024 02:58:06 +0000</pubDate>
    </item>
    <item>
      <title>信号&amp;电源完整性仿真之S参数</title>
      <link>https://bbs.eetop.wang/thread-973396-1-1.html</link>
      <description><![CDATA[SI信号完整性仿真最基础的内容就是S参数，S参数是个啥呢？很多资料或者网站讲的是散射参数，其实我觉得太官方太生硬不方便理解，一般换个说法比较好理解，比如可以说就是一些电子元件（电阻，电感，电容，电抗或者其他元件）组合在一起，电路的信号经过S参数会发生一些 ...]]></description>
      <category>信号完整性讨论</category>
      <author>仿真砖家</author>
      <pubDate>Sun, 28 Jul 2024 09:08:09 +0000</pubDate>
    </item>
    <item>
      <title>Ansys siwave+hfss混合求解报license问题怎么解决？单独siwave跑没问题</title>
      <link>https://bbs.eetop.wang/thread-972914-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>信号完整性讨论</category>
      <author>zengwb</author>
      <pubDate>Fri, 19 Jul 2024 05:39:52 +0000</pubDate>
    </item>
    <item>
      <title>saber软件报错</title>
      <link>https://bbs.eetop.wang/thread-972877-1-1.html</link>
      <description><![CDATA[NXP官网下载了TJA1042的saber VHDL模型，用saber软件进行仿真，但是加了线束的S参数后会报错，什么原因呢]]></description>
      <category>信号完整性讨论</category>
      <author>11122234</author>
      <pubDate>Thu, 18 Jul 2024 09:36:57 +0000</pubDate>
    </item>
  </channel>
</rss>