<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>EETOP 创芯网论坛 (原名：电子顶级开发网) - ESD/EOS讨论区</title>
    <link>https://bbs.eetop.wang/forum-245-1.html</link>
    <description>Latest 20 threads of ESD/EOS讨论区</description>
    <copyright>Copyright(C) EETOP 创芯网论坛 (原名：电子顶级开发网)</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Fri, 05 Jun 2026 21:40:38 +0000</lastBuildDate>
    <ttl>180</ttl>
    <image>
      <url>https://bbs.eetop.wang/static/image/common/logo_88_31.gif</url>
      <title>EETOP 创芯网论坛 (原名：电子顶级开发网)</title>
      <link>https://bbs.eetop.wang/</link>
    </image>
    <item>
      <title>ESD设计</title>
      <link>https://bbs.eetop.wang/thread-994467-1-1.html</link>
      <description><![CDATA[15年ESD设计经验，有没有公司想找兼职ESD的，可以私聊]]></description>
      <category>ESD/EOS讨论区</category>
      <author>qinyuwenzhu</author>
      <pubDate>Sun, 31 Aug 2025 09:31:21 +0000</pubDate>
    </item>
    <item>
      <title>哪里有可以测量120V工作电压Latch up的机台？</title>
      <link>https://bbs.eetop.wang/thread-994318-1-1.html</link>
      <description><![CDATA[目前了解到的几家，机台上限都不到120V。想对120V testkey进行LU测试，如果在上海最好，其他城市也OK。请问哪位知道哪里有可以进行120V电压域 Latch up测试的机台？]]></description>
      <category>ESD/EOS讨论区</category>
      <author>Jovial#9</author>
      <pubDate>Thu, 28 Aug 2025 03:39:30 +0000</pubDate>
    </item>
    <item>
      <title>求ESD会议推荐</title>
      <link>https://bbs.eetop.wang/thread-994293-1-1.html</link>
      <description><![CDATA[想参加一些ESD会议，希望可以有更多的交流学习的机会，还请佬儿们推荐一下]]></description>
      <category>ESD/EOS讨论区</category>
      <author>IC_Spark</author>
      <pubDate>Wed, 27 Aug 2025 08:27:52 +0000</pubDate>
    </item>
    <item>
      <title>CDM测试失效分析</title>
      <link>https://bbs.eetop.wang/thread-992910-1-1.html</link>
      <description><![CDATA[如图所示，CDM 测试，HS_VSS +600V失效，其电流路径是什么样的？潜在风险点有哪些？]]></description>
      <category>ESD/EOS讨论区</category>
      <author>凌一五八</author>
      <pubDate>Tue, 29 Jul 2025 06:32:02 +0000</pubDate>
    </item>
    <item>
      <title>Active RC-Clamp的TLP测试的I-V曲线是什么样的？</title>
      <link>https://bbs.eetop.wang/thread-992838-1-1.html</link>
      <description><![CDATA[TLP测试的I-V曲线，最常见的就是二极管和BJT、NMOS的I-V曲线，如下图所示，


请问Active RC-Clamp的TLP测试的I-V曲线是什么样的，毕竟Active RC-Clamp不是电压触发的，有人能提供一下Active RC-Clamp的TLP测试I-V曲线吗？
 ...]]></description>
      <category>ESD/EOS讨论区</category>
      <author>zhangyang370281</author>
      <pubDate>Mon, 28 Jul 2025 04:34:31 +0000</pubDate>
    </item>
    <item>
      <title>TLP和HBM电流波形的关系以及TLP波形理解</title>
      <link>https://bbs.eetop.wang/thread-992758-1-1.html</link>
      <description><![CDATA[《Practical ESD Protection Design_Albert Wang》书中，讲到TLP和HBM电流波形对比，说二者rise_timing时间一致，TLP电流方波脉宽但是能量和HBM波形能量一致，但是后面从TLP测量的DUT的电流和电压波形和前面TLP电流的方波电流脉宽对应不上，此处有些不理解，具体如下图 ...]]></description>
      <category>ESD/EOS讨论区</category>
      <author>zhangyang370281</author>
      <pubDate>Sat, 26 Jul 2025 02:14:51 +0000</pubDate>
    </item>
    <item>
      <title>求教对于一个PAD其周期性输出正电压和负电压，那这个PAD的ESD该如何做呢，谢谢！</title>
      <link>https://bbs.eetop.wang/thread-992440-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>ESD/EOS讨论区</category>
      <author>HIMORAKITA</author>
      <pubDate>Sat, 19 Jul 2025 08:05:21 +0000</pubDate>
    </item>
    <item>
      <title>求助：ESD SP5.2-2019Machine Model (MM) - Component Level文档</title>
      <link>https://bbs.eetop.wang/thread-992397-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>ESD/EOS讨论区</category>
      <author>zhangyang370281</author>
      <pubDate>Fri, 18 Jul 2025 01:30:26 +0000</pubDate>
    </item>
    <item>
      <title>福利贴：整理了GB 23版的HBM、MM和CDM测试标准，供大家下载阅读</title>
      <link>https://bbs.eetop.wang/thread-992301-1-1.html</link>
      <description><![CDATA[福利贴：整理了GB 23版的HBM、MM和CDM测试标准，供大家下载阅读]]></description>
      <category>ESD/EOS讨论区</category>
      <author>zhangyang370281</author>
      <pubDate>Wed, 16 Jul 2025 02:58:35 +0000</pubDate>
    </item>
    <item>
      <title>AEC-Q100-002E协议中关于Low Parasitic Tester (LPT)  HBM  stress 例外处理问题</title>
      <link>https://bbs.eetop.wang/thread-992245-1-1.html</link>
      <description><![CDATA[AEC-Q100-002E协议中关于HBM测试中一些例外如下表述：
其中关于 Low Parasitic Tester (LPT)  HBM  stress为什么需要做例外处理，从描述来看Low Parasitic Tester (LPT)  HBM  stress不需要按照JS-001 Table 2B，可以按照JS-001 Table 2A来（测试压力明显变小），
问题 ...]]></description>
      <category>ESD/EOS讨论区</category>
      <author>zhangyang370281</author>
      <pubDate>Tue, 15 Jul 2025 03:21:58 +0000</pubDate>
    </item>
    <item>
      <title>lacth up 测试</title>
      <link>https://bbs.eetop.wang/thread-992000-1-1.html</link>
      <description><![CDATA[在lacth up 测试的时候为什么要对IO PIN触发至高电平和低电平两种情况来进行拉电流和灌电流。这两种情况有什么区别?]]></description>
      <category>ESD/EOS讨论区</category>
      <author>222我</author>
      <pubDate>Wed, 09 Jul 2025 06:24:47 +0000</pubDate>
    </item>
    <item>
      <title>想问一下低压ESD管做高压ESD钳位电路问题</title>
      <link>https://bbs.eetop.wang/thread-991987-1-1.html</link>
      <description><![CDATA[5V powerclamp的ESD管能用3个1.8V的器件级联吗？会不会出现可靠性问题？用3个N管级联和用3个P管级联有什么区别？]]></description>
      <category>ESD/EOS讨论区</category>
      <author>JY_1011</author>
      <pubDate>Wed, 09 Jul 2025 03:04:21 +0000</pubDate>
    </item>
    <item>
      <title>不同器件的ESD能力差别</title>
      <link>https://bbs.eetop.wang/thread-991846-1-1.html</link>
      <description><![CDATA[请教一下各位大佬，rc clamp 和 diode的ESD能力具体有什么差别？比如电流能力、开启速度、导通电阻方面？
IO device voltage 1.8V，做了casdade结构，overdrive到3.3V。
3.3V power/ground之间加了cascade clamp，但是TSMC design rule规定ESD器件如果是cascade clamp结 ...]]></description>
      <category>ESD/EOS讨论区</category>
      <author>jdxiaodai</author>
      <pubDate>Sat, 05 Jul 2025 14:22:53 +0000</pubDate>
    </item>
    <item>
      <title>拿到一个IC怎么去设计全芯片ESD？如何指定设计窗口？</title>
      <link>https://bbs.eetop.wang/thread-991760-1-1.html</link>
      <description><![CDATA[是一个io一个io的找PD‘ND，PS，NS吗，看哪里是最短路径容易击穿，从而确定设计窗口？]]></description>
      <category>ESD/EOS讨论区</category>
      <author>946450979</author>
      <pubDate>Thu, 03 Jul 2025 09:49:15 +0000</pubDate>
    </item>
    <item>
      <title>TLP结果和打HBM结果差异很大是什么原因</title>
      <link>https://bbs.eetop.wang/thread-991663-1-1.html</link>
      <description><![CDATA[如题，TLP测试时的It2为2A，即等效HBM为3KV，但是实际打HBM的时候却可以pass 6KV，这可能是受什么因素影响的呢]]></description>
      <category>ESD/EOS讨论区</category>
      <author>indigooo</author>
      <pubDate>Wed, 02 Jul 2025 01:42:01 +0000</pubDate>
    </item>
    <item>
      <title>30V耐压的ESD管能保护内部有30V耐压管做的电路么？</title>
      <link>https://bbs.eetop.wang/thread-991632-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>ESD/EOS讨论区</category>
      <author>typhoon222</author>
      <pubDate>Tue, 01 Jul 2025 07:20:20 +0000</pubDate>
    </item>
    <item>
      <title>关于EOS/ESD Symposium1995年之前的会议文章</title>
      <link>https://bbs.eetop.wang/thread-991599-1-1.html</link>
      <description><![CDATA[请问谁有EOS/ESD Symposium这个会议1995年之前的文章，或者说其资源应该怎么样获得呢？

IEEE上面没有这个会议1995年之前的文章了，最早到1995年。]]></description>
      <category>ESD/EOS讨论区</category>
      <author>Wzx_imos</author>
      <pubDate>Mon, 30 Jun 2025 10:40:12 +0000</pubDate>
    </item>
    <item>
      <title>双向耐压pin如何做OS测试</title>
      <link>https://bbs.eetop.wang/thread-991424-1-1.html</link>
      <description><![CDATA[如题，一些pin脚出于spec需求会设计为双向耐压，一般FT测试会先做OS测试(通常是测负向是否是一个正偏diode压降），针对双向耐压pin如何去做该项测试？]]></description>
      <category>ESD/EOS讨论区</category>
      <author>IC_Spark</author>
      <pubDate>Thu, 26 Jun 2025 05:55:30 +0000</pubDate>
    </item>
    <item>
      <title>请教佬们一个ESD问题</title>
      <link>https://bbs.eetop.wang/thread-990971-1-1.html</link>
      <description><![CDATA[佬们，这是我的输出数据口的结构，其中PMOS功率管和NMOS功率管为了防止击穿都采用了ESD的画法，现在测试结果为DOUT对VDD打正向2500V失效，目前我分析下来可能是P功率管到VDD的金属线可能太细，才5um。另一个是ggnmos的尺寸太小，还有173欧姆的限流电阻用的是POLY电阻， ...]]></description>
      <category>ESD/EOS讨论区</category>
      <author>newlayout</author>
      <pubDate>Mon, 16 Jun 2025 11:10:30 +0000</pubDate>
    </item>
    <item>
      <title>IO的ERC问题求助</title>
      <link>https://bbs.eetop.wang/thread-990752-1-1.html</link>
      <description><![CDATA[最近在画版图，有使用到TSMC的标准IO，但是LVS总是出现关于PVDD3AC的ERC错误：MOS connected to both power and ground，我看了一下release note这个错误好像不能被waived，但是看版图连线又是正确的，想请教一下各位大神该怎么解决？
 ...]]></description>
      <category>ESD/EOS讨论区</category>
      <author>xieyk6</author>
      <pubDate>Fri, 13 Jun 2025 09:07:03 +0000</pubDate>
    </item>
  </channel>
</rss>