<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>EETOP 创芯网论坛 (原名：电子顶级开发网) - 特权同学FPGA助学专版</title>
    <link>https://bbs.eetop.wang/forum-295-1.html</link>
    <description>Latest 20 threads of 特权同学FPGA助学专版</description>
    <copyright>Copyright(C) EETOP 创芯网论坛 (原名：电子顶级开发网)</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Sun, 07 Jun 2026 04:36:07 +0000</lastBuildDate>
    <ttl>180</ttl>
    <image>
      <url>https://bbs.eetop.wang/static/image/common/logo_88_31.gif</url>
      <title>EETOP 创芯网论坛 (原名：电子顶级开发网)</title>
      <link>https://bbs.eetop.wang/</link>
    </image>
    <item>
      <title>VCS仿真Vivado FIFO IP的问题</title>
      <link>https://bbs.eetop.wang/thread-994610-1-1.html</link>
      <description><![CDATA[仿真环境：
    OS:        WSL2 Rocky Linux8
    gcc:        9.2.0
    vivado:   2025.1
    vcs:        2024.09.sp1
问题描述：
    我生成了一个native接口的异步FIFO(Independent Clocks Block RAM)，同步周期为2，读写复位独立（复位时间1000ns，读写时钟分别 ...]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>Chaos7z</author>
      <pubDate>Wed, 03 Sep 2025 10:14:55 +0000</pubDate>
    </item>
    <item>
      <title>VIVADO 创建AXI 接口ip，读取错误</title>
      <link>https://bbs.eetop.wang/thread-990703-1-1.html</link>
      <description><![CDATA[使用vivado的 “Create a new AXI4 Peripheral ”选项创建了自定义的IP，共96个32位的寄存器，但程序中只能读到0~63 ，第64个之后是有数据的（也试过赋值常量做验证），但读后一直是0 ，有什么建议排查的吗？ ...]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>zouliancheng</author>
      <pubDate>Thu, 12 Jun 2025 08:18:25 +0000</pubDate>
    </item>
    <item>
      <title>vivado使用及仿真问题</title>
      <link>https://bbs.eetop.wang/thread-986740-1-1.html</link>
      <description><![CDATA[为什么我写的代码在仿真的时候没有出现从0开始的结果，正常应该是像这样的

但是我的只有不变的2


代码是这样的，不知道缺了哪一部分，刚学不太会使用软件，求大佬指教/(ㄒoㄒ)/~~

 ...]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>JOSHAU</author>
      <pubDate>Thu, 27 Mar 2025 11:52:51 +0000</pubDate>
    </item>
    <item>
      <title>verilog非阻塞赋值问题</title>
      <link>https://bbs.eetop.wang/thread-986193-1-1.html</link>
      <description><![CDATA[左边这段代码为什么显示的是这样的结果，我感觉time为5时应该是a=2，b=3，两个语句并行执行，然后采样赋值。我是对非阻塞赋值哪里理解错了吗]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>JOSHAU</author>
      <pubDate>Mon, 17 Mar 2025 19:10:16 +0000</pubDate>
    </item>
    <item>
      <title>求 特权同学SF-HSC USB3.0+LVDS+FPGA开发套件 配套资料</title>
      <link>https://bbs.eetop.wang/thread-973797-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>zyfwh</author>
      <pubDate>Mon, 05 Aug 2024 04:02:45 +0000</pubDate>
    </item>
    <item>
      <title>求助bus_naming_rules</title>
      <link>https://bbs.eetop.wang/thread-968898-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>LLLHY123123</author>
      <pubDate>Thu, 09 May 2024 06:45:06 +0000</pubDate>
    </item>
    <item>
      <title>求助bus_naming_rules</title>
      <link>https://bbs.eetop.wang/thread-968896-1-1.html</link>
      <description><![CDATA[module top(a, b, y); input a, input b; output [1:0]y ;endmodule
利用这段代码，在dc中使用bus_naming_style将[]改为_,
代码改为
module top(a, b, .y{y_0_, y_1_}); input a, input b; output y_0_, y_1_;endmodule
这段代码中，.y{y_0_, y_1_},为什么是这种形式， ...]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>LLLHY123123</author>
      <pubDate>Thu, 09 May 2024 06:39:55 +0000</pubDate>
    </item>
    <item>
      <title>适合MCU asic 开发的 FPGA开发板</title>
      <link>https://bbs.eetop.wang/thread-959032-1-1.html</link>
      <description><![CDATA[适合MCU asic 开发的 FPGA开发板


各种普通型的接口都支持, 欢迎联系与购买, 谢谢!

视频demo
https://share.weiyun.com/JrBUs3Vn]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>ipex</author>
      <pubDate>Wed, 08 Nov 2023 08:22:26 +0000</pubDate>
    </item>
    <item>
      <title>FPGA 求助 200人民币1小时，按时付费</title>
      <link>https://bbs.eetop.wang/thread-957174-1-1.html</link>
      <description><![CDATA[我有设计好的数字电路 ARM M0 数字电路系统
需要在FPGA上验证。

使用的FPGA是Altera的 Cyclone IV  DE2-115 FPGA板子。

本人没用过FPGA， 但是有基本概念。需要牛人协助
把ARM M0 的 Verilog Code 建立FPGA project
一步一步，最后烧录到FPGA 里面验证 ARM M0
需要有5 ...]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>8i8i9o9o</author>
      <pubDate>Thu, 05 Oct 2023 15:37:13 +0000</pubDate>
    </item>
    <item>
      <title>FPGA求助，有报酬！ 设计好的电路如何烧录到DE2-115 FPGA验证</title>
      <link>https://bbs.eetop.wang/thread-957092-1-1.html</link>
      <description><![CDATA[我用VERILOG设计好的电路，
如何烧录到DE2-115 FPGA 芯片上验证功能。


从来没干过，希望高手帮忙。
有现金酬谢！
联系我 WX   dustofsun
发信息 注明 FPGA 即可]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>8i8i9o9o</author>
      <pubDate>Mon, 02 Oct 2023 01:52:25 +0000</pubDate>
    </item>
    <item>
      <title>Xilinx的FPGA使用</title>
      <link>https://bbs.eetop.wang/thread-952820-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>battleangle</author>
      <pubDate>Thu, 20 Jul 2023 13:32:52 +0000</pubDate>
    </item>
    <item>
      <title>ultrascale</title>
      <link>https://bbs.eetop.wang/thread-950543-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>happysingle</author>
      <pubDate>Wed, 07 Jun 2023 07:25:39 +0000</pubDate>
    </item>
    <item>
      <title>1</title>
      <link>https://bbs.eetop.wang/thread-948529-1-1.html</link>
      <description><![CDATA[11111]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>特赞</author>
      <pubDate>Wed, 03 May 2023 07:52:54 +0000</pubDate>
    </item>
    <item>
      <title>我设计了一个CPU，怎么通过FPGA验证其功能是否正确</title>
      <link>https://bbs.eetop.wang/thread-941389-1-1.html</link>
      <description><![CDATA[我设计一个CPU，分两步：
1）生成cpu的bitstream，通过专用JTAG下载到fpga中；
2）把cpu顶层的jtag分配给GPIO，把GPIO连接到JTAG usb cable的相应pin；

然后通过GPIO验证CPU功能是否正确。

但现在GPIO没有任何输出，是不是哪个步骤不对？请大佬帮忙看看，谢谢。


 ...]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>arthur_wo</author>
      <pubDate>Mon, 26 Dec 2022 06:57:33 +0000</pubDate>
    </item>
    <item>
      <title>基于FPGA的MIPI接口开发服务</title>
      <link>https://bbs.eetop.wang/thread-939969-1-1.html</link>
      <description><![CDATA[明德扬FPGA项目承接方案包括高速接口、储存技术、图像处理、通信及信号处理。MIPI视频拼接也是明德扬接的比较多的一项，MIPI的英文全称是Mobile Industry Processor InteRFace，意思就是移动行业处理器接口，它不是一个单一的要求或者协议，而是一整套的协议以及标准， ...]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>chop147</author>
      <pubDate>Mon, 28 Nov 2022 06:09:46 +0000</pubDate>
    </item>
    <item>
      <title>千兆以太网工程模块划分总结与分析</title>
      <link>https://bbs.eetop.wang/thread-939968-1-1.html</link>
      <description><![CDATA[很多朋友在工程模块划分的时候总会遇到很多问题，比如不知道如何下手、模块划分不合理等；我开始也是这样的，在学习了明德扬的几项工程以后，按照老师分享的思路，也对模块划分有了一定的小经验，今天通过案例的方式与大家分享。



一、模块划分要点总结

1、列出项目 ...]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>chop147</author>
      <pubDate>Mon, 28 Nov 2022 06:08:04 +0000</pubDate>
    </item>
    <item>
      <title>有没有好心人帮我下载一个petalinux2022.1</title>
      <link>https://bbs.eetop.wang/thread-936635-1-1.html</link>
      <description><![CDATA[Xilinx官网下载不了了，一直报错，课题需要推下去，求求好心人帮忙下载一个呜呜。
附下载地址：
https://www.xilinx.com/support/d ... d-design-tools.html]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>漾_H2O</author>
      <pubDate>Sun, 09 Oct 2022 16:54:19 +0000</pubDate>
    </item>
    <item>
      <title>dft 产atpg pattern时，需要的sdc</title>
      <link>https://bbs.eetop.wang/thread-935761-1-1.html</link>
      <description><![CDATA[后端release后端网表后，我们拿后端网表来重新产生atpg pattern,这时所需要的sdc,（1）：这个sdc从哪儿获得？（2）：这个sdc的内容包含什么？]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>23343woaiic</author>
      <pubDate>Wed, 21 Sep 2022 02:33:02 +0000</pubDate>
    </item>
    <item>
      <title>上电无法找到PCIE设备</title>
      <link>https://bbs.eetop.wang/thread-935558-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>ZFL0721</author>
      <pubDate>Sun, 18 Sep 2022 06:20:50 +0000</pubDate>
    </item>
    <item>
      <title>xilinx   .bin   不使用vivado下载</title>
      <link>https://bbs.eetop.wang/thread-935477-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>特权同学FPGA助学专版</category>
      <author>学习使我快乐</author>
      <pubDate>Fri, 16 Sep 2022 08:10:36 +0000</pubDate>
    </item>
  </channel>
</rss>