<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>EETOP 创芯网论坛 (原名：电子顶级开发网) - 讨论区</title>
    <link>https://bbs.eetop.wang/forum-320-1.html</link>
    <description>Latest 20 threads of 讨论区</description>
    <copyright>Copyright(C) EETOP 创芯网论坛 (原名：电子顶级开发网)</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Sun, 07 Jun 2026 09:03:34 +0000</lastBuildDate>
    <ttl>180</ttl>
    <image>
      <url>https://bbs.eetop.wang/static/image/common/logo_88_31.gif</url>
      <title>EETOP 创芯网论坛 (原名：电子顶级开发网)</title>
      <link>https://bbs.eetop.wang/</link>
    </image>
    <item>
      <title>tessent 串 scan链，很多没有上chain</title>
      <link>https://bbs.eetop.wang/thread-995353-1-1.html</link>
      <description><![CDATA[//  Warning: Model \'DRNQV0_12TUL40\' has no muxscan scan equivalent and is treated as nonscan model

//  Warning: Model \'DRNQV0_12TR40\' has no muxscan scan equivalent and is treated as nonscan model
//  Warning: Model \'DRNQV2SC_12TL40\' has no muxs]]></description>
      <category>讨论区</category>
      <author>屌丝卫庄</author>
      <pubDate>Thu, 18 Sep 2025 06:40:08 +0000</pubDate>
    </item>
    <item>
      <title>93k ATH机台求购</title>
      <link>https://bbs.eetop.wang/thread-995344-1-1.html</link>
      <description><![CDATA[求购：93000 ATH 机台：
配置：
PS1600B*1
DPS64（HC）with cable *1
含有 manipulator

有这个资源的，联系我: bestwish9898]]></description>
      <category>讨论区</category>
      <author>longer350</author>
      <pubDate>Thu, 18 Sep 2025 03:11:22 +0000</pubDate>
    </item>
    <item>
      <title>求助，tessent drc检查的问题</title>
      <link>https://bbs.eetop.wang/thread-995295-1-1.html</link>
      <description><![CDATA[小弟请教下各位大佬，图一这个tessent进行drc检查时候报DFT-C9的错该如何解决

按照提示进行设置又出现图二的错]]></description>
      <category>讨论区</category>
      <author>屌丝卫庄</author>
      <pubDate>Wed, 17 Sep 2025 09:13:48 +0000</pubDate>
    </item>
    <item>
      <title>20nm工艺，一般多大的memory就建议你做repair?</title>
      <link>https://bbs.eetop.wang/thread-995256-1-1.html</link>
      <description><![CDATA[20nm工艺，一般多大的memory就建议你做repair?]]></description>
      <category>讨论区</category>
      <author>badegg3</author>
      <pubDate>Tue, 16 Sep 2025 23:40:54 +0000</pubDate>
    </item>
    <item>
      <title>tessent write_patterns时报warning，进行parallel仿真时报mismatch，求指点</title>
      <link>https://bbs.eetop.wang/thread-995246-1-1.html</link>
      <description><![CDATA[write_patterns时warning如下：

//  Warning: Scan chains contain shadow elements which can cause simulation
//   mismatches in parallel load test benches.
//   To correct for this, a second shift vector is being added when loading
//   the scan chain ...]]></description>
      <category>讨论区</category>
      <author>yuming_ziyi</author>
      <pubDate>Tue, 16 Sep 2025 12:30:26 +0000</pubDate>
    </item>
    <item>
      <title>SM770数据手册，SM770代理商，慧荣SM770，SM770设计资料，SM770规格书</title>
      <link>https://bbs.eetop.wang/thread-995238-1-1.html</link>
      <description><![CDATA[SM770 是一款高性能 USB 显示接口 SoC，最多支持外接三台并发 4K UHD(3840x2160@60Hz)显示器，利用慧荣创新的 CAT(内容自适应技术)，采用多种图像和视频处理算法来压缩显示数据，最大限度地减少带宽使用，从而实现从计算机到显示器的超低延迟通过将大部分压缩工作转移到 ...]]></description>
      <category>讨论区</category>
      <author>TEL13699759787</author>
      <pubDate>Tue, 16 Sep 2025 10:08:19 +0000</pubDate>
    </item>
    <item>
      <title>求助TI 自带的DELTA-SIGMA GUI软件</title>
      <link>https://bbs.eetop.wang/thread-995054-1-1.html</link>
      <description><![CDATA[我用的板子型号是ADS125H02EVM，插上电脑，显示已经连接成功，但是register map全是空的。请问有无朋友也出现过这种情况？]]></description>
      <category>讨论区</category>
      <author>6Niversea</author>
      <pubDate>Thu, 11 Sep 2025 08:36:10 +0000</pubDate>
    </item>
    <item>
      <title>慧荣SM770芯片设计资料， USB转DP+双HDMI SMT异显方案，SM770代理</title>
      <link>https://bbs.eetop.wang/thread-994995-1-1.html</link>
      <description><![CDATA[慧荣科技推出的SM770芯片，是一款高性能USB显示接口片上系统（SoC），支持三路并行4K超高清（3840x2160@60p）显 示，可通过USB 3.2 Gen2（10Gbps）或PCIe设备接口进行传输，并配备HDMI 、DisplayPort和LVDS等多 输出接口。该芯片采用多种图像与视频处理算法，通过压缩显 ...]]></description>
      <category>讨论区</category>
      <author>TEL13699759787</author>
      <pubDate>Wed, 10 Sep 2025 07:44:21 +0000</pubDate>
    </item>
    <item>
      <title>SAR ADC测试INL和DNL</title>
      <link>https://bbs.eetop.wang/thread-994930-1-1.html</link>
      <description><![CDATA[如题，本人新手在做SAR流片后的测试。动态参数SNR那些有代码可以解决，但是INL DNL这些不知道怎么测试，平常也关注的很少，请问有人知道吗，望指点一二，感谢感谢]]></description>
      <category>讨论区</category>
      <author>coolwayhu</author>
      <pubDate>Tue, 09 Sep 2025 08:11:48 +0000</pubDate>
    </item>
    <item>
      <title>芯片失效分析:bin62、bin55、bin6</title>
      <link>https://bbs.eetop.wang/thread-994904-1-1.html</link>
      <description><![CDATA[1.是与存储器相关的。
请问前辈们，有关于bin55、bin62、bin6的具体资料吗？]]></description>
      <category>讨论区</category>
      <author>bubushenghua</author>
      <pubDate>Tue, 09 Sep 2025 01:35:53 +0000</pubDate>
    </item>
    <item>
      <title>求购J750针卡（一手二手均可，但必须保证质量）</title>
      <link>https://bbs.eetop.wang/thread-994866-1-1.html</link>
      <description><![CDATA[如果货源，私信或加 _shitou123456789]]></description>
      <category>讨论区</category>
      <author>san_san</author>
      <pubDate>Mon, 08 Sep 2025 06:24:33 +0000</pubDate>
    </item>
    <item>
      <title>atpg过程中，如何确定哪些违例会导致测试覆盖率偏低，比如说D5，有的人说里面会有些内容需要解决，有些就不需要，应该怎么判断</title>
      <link>https://bbs.eetop.wang/thread-994697-1-1.html</link>
      <description><![CDATA[atpg过程中，如何确定哪些违例会导致测试覆盖率偏低，比如说D5，有的人说里面会有些内容需要解决，有些就不需要，应该怎么判断呢]]></description>
      <category>讨论区</category>
      <author>zjw1998</author>
      <pubDate>Thu, 04 Sep 2025 09:07:55 +0000</pubDate>
    </item>
    <item>
      <title>bandgap外围测试电路</title>
      <link>https://bbs.eetop.wang/thread-994413-1-1.html</link>
      <description><![CDATA[流了一个bandgap芯片，导师要我搞个bandgap的测试方案和测试PCB板设计，现在在公司实习，时间比较赶，有没有道友愿意分享一下测试外围电路和PCB板怎么画啊，可有偿]]></description>
      <category>讨论区</category>
      <author>xdchm</author>
      <pubDate>Sat, 30 Aug 2025 04:24:46 +0000</pubDate>
    </item>
    <item>
      <title>DFT 用TK生成pattern的时候如何强制以固定cycle数出</title>
      <link>https://bbs.eetop.wang/thread-994034-1-1.html</link>
      <description><![CDATA[小弟通过调整occ的fix_chain，实现了时钟出3拍，但是tk工具依旧自己判断以几拍覆盖，想请教一下怎么固定以3拍去覆盖呀]]></description>
      <category>讨论区</category>
      <author>zhujianyu1</author>
      <pubDate>Fri, 22 Aug 2025 03:26:51 +0000</pubDate>
    </item>
    <item>
      <title>EDT配置疑问</title>
      <link>https://bbs.eetop.wang/thread-993894-1-1.html</link>
      <description><![CDATA[如果EDT scan channel in 和 scan channel out 数量不对称的时候，如何评估该EDT的压缩率？

这种不对称有没有什么影响？或者有什么好处？对称呢，有没有什么优点？]]></description>
      <category>讨论区</category>
      <author>Gabriel_rose</author>
      <pubDate>Tue, 19 Aug 2025 12:38:57 +0000</pubDate>
    </item>
    <item>
      <title>hier DFT OCC in top level</title>
      <link>https://bbs.eetop.wang/thread-993878-1-1.html</link>
      <description><![CDATA[如果顶层某些clock同时control 多个physical core，OCC inserted in TOP level，core level transition pattern可以通过NCP产生，可是如何retargetting to TOP呢？
TOP level OCC/occ_control/ShiftReg/FF_reg* 控制值如何做？

Tessent UG mentioned：


If the clock ...]]></description>
      <category>讨论区</category>
      <author>wang_uestc</author>
      <pubDate>Tue, 19 Aug 2025 07:00:39 +0000</pubDate>
    </item>
    <item>
      <title>Tessent scan insertion报错</title>
      <link>https://bbs.eetop.wang/thread-993858-1-1.html</link>
      <description><![CDATA[在TOP 带上子block的scan insert中报错
//  Error: The tool encountered an error during the registration of the clock gaters for the hierarchical scan insertion session.

大佬们 有遇见过吗 提示没有有用的信息, 没有debug思路啊
 ...]]></description>
      <category>讨论区</category>
      <author>Bricool</author>
      <pubDate>Tue, 19 Aug 2025 02:27:21 +0000</pubDate>
    </item>
    <item>
      <title>Tessent flat flow</title>
      <link>https://bbs.eetop.wang/thread-993717-1-1.html</link>
      <description><![CDATA[最近在跑Tessent自带的例程 Flat_flow_v2021.2，在做第三步3.synthesize_rtl时候，需要.db文件，然后在用 lc_shell把 .lib文件转换成 .db文件时报错了，这怎么解决呢，这个adk.lib是自带的，看样子是说他有问题，这怎么解决呢。有大佬可以看一下吗
 ...]]></description>
      <category>讨论区</category>
      <author>故里AX</author>
      <pubDate>Fri, 15 Aug 2025 12:43:46 +0000</pubDate>
    </item>
    <item>
      <title>关于tessent ssn flow 仿真atpg stuck serial 无法用+STARTPAT和+ENDPAT指定pat仿真</title>
      <link>https://bbs.eetop.wang/thread-993708-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>讨论区</category>
      <author>又来长脑了</author>
      <pubDate>Fri, 15 Aug 2025 08:44:55 +0000</pubDate>
    </item>
    <item>
      <title>有关ATPGpattern上机台测试的问题</title>
      <link>https://bbs.eetop.wang/thread-993401-1-1.html</link>
      <description><![CDATA[请教一下大家，我现在有13条链，上机台测试chaintest都过不了，按理来说应该输出LLHH,但全输出的是LLLL,但是只推出其中一条链的pattern，然后上机台测试就能过，虽然覆盖率非常非常低。  不知道是什么原因导致的？怀疑是供电不足，但是我又重新推了一遍低功耗的ATPG，还 ...]]></description>
      <category>讨论区</category>
      <author>Hathaway</author>
      <pubDate>Fri, 08 Aug 2025 07:49:33 +0000</pubDate>
    </item>
  </channel>
</rss>