<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>EETOP 创芯网论坛 (原名：电子顶级开发网) - Analog/RF IC 设计讨论</title>
    <link>https://bbs.eetop.wang/forum-77-1.html</link>
    <description>Latest 20 threads of Analog/RF IC 设计讨论</description>
    <copyright>Copyright(C) EETOP 创芯网论坛 (原名：电子顶级开发网)</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Sun, 07 Jun 2026 05:47:16 +0000</lastBuildDate>
    <ttl>180</ttl>
    <image>
      <url>https://bbs.eetop.wang/static/image/common/logo_88_31.gif</url>
      <title>EETOP 创芯网论坛 (原名：电子顶级开发网)</title>
      <link>https://bbs.eetop.wang/</link>
    </image>
    <item>
      <title>MOS管栅极偏置部分的电容电阻如何设计？</title>
      <link>https://bbs.eetop.wang/thread-995426-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>intentydh</author>
      <pubDate>Fri, 19 Sep 2025 12:54:37 +0000</pubDate>
    </item>
    <item>
      <title>电流舵DAC中，icell电流源主管的栅压VB1的精度应该怎么确定呢，VB1的精度对SNR和THD是怎么影响的</title>
      <link>https://bbs.eetop.wang/thread-995425-1-1.html</link>
      <description><![CDATA[电流舵DAC中，icell电流源主管的栅压VB1的精度应该怎么确定呢，VB1的精度对SNR和THD是怎么影响的]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>LDDD1997</author>
      <pubDate>Fri, 19 Sep 2025 09:44:43 +0000</pubDate>
    </item>
    <item>
      <title>不联系代理和fab如何获得衬底的介电常数和电导率？</title>
      <link>https://bbs.eetop.wang/thread-995420-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>doghead</author>
      <pubDate>Fri, 19 Sep 2025 08:20:07 +0000</pubDate>
    </item>
    <item>
      <title>急求！输出buffer驱动PCB三极管B极，三极管该怎么等效成一个负载用于buffer设计呀!!!</title>
      <link>https://bbs.eetop.wang/thread-995418-1-1.html</link>
      <description><![CDATA[音频buffer，片外负载是一个三极管的B极，现在不知道怎么怎么把三极管等效成电阻电容负载、、、、或者三极管还有什么别的等效方式？求各位大佬指点一下]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>上千万的繁荣</author>
      <pubDate>Fri, 19 Sep 2025 08:03:33 +0000</pubDate>
    </item>
    <item>
      <title>求助一个非传统FVF-LDO问题</title>
      <link>https://bbs.eetop.wang/thread-995414-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>9339</author>
      <pubDate>Fri, 19 Sep 2025 07:17:41 +0000</pubDate>
    </item>
    <item>
      <title>无片外电容LDO补偿以及瞬态响应增强</title>
      <link>https://bbs.eetop.wang/thread-995410-1-1.html</link>
      <description><![CDATA[有没有人知道这种补偿结构是否可以做在无片外电容的LDO里？
另外有没有无片外电容LDO瞬态响应增强的结构或者论文推荐？]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>RF_IClearn</author>
      <pubDate>Fri, 19 Sep 2025 06:35:06 +0000</pubDate>
    </item>
    <item>
      <title>比较器噪声如何量化成adc的噪声</title>
      <link>https://bbs.eetop.wang/thread-995399-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>firefly星</author>
      <pubDate>Fri, 19 Sep 2025 03:14:03 +0000</pubDate>
    </item>
    <item>
      <title>硕士ADC方向</title>
      <link>https://bbs.eetop.wang/thread-995398-1-1.html</link>
      <description><![CDATA[各位大佬们好，我现在在读集成电路硕士，组内的都是做ADC的，想请教一下ADC有哪些好就业的方向，导师给我的方向是去做ADC的数字校验。]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>sus小峰</author>
      <pubDate>Fri, 19 Sep 2025 02:58:16 +0000</pubDate>
    </item>
    <item>
      <title>CMFB的全差分运放零极点分析求助</title>
      <link>https://bbs.eetop.wang/thread-995390-1-1.html</link>
      <description><![CDATA[做了一个带半电源轨CMFB的全差分运放，请问各位大佬，有关零极点的问题，如何进行分析？

有没有一些CMFB电路稳定性的文章推荐
CMFB环路PM spec不够目前做了miller补偿但是其实并不是很理解
理解LOAD CL的结构为主极点在输出，我看一般说第一主极点就在CMFB的位置，整个 ...]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>yangxiuqi</author>
      <pubDate>Fri, 19 Sep 2025 01:41:58 +0000</pubDate>
    </item>
    <item>
      <title>请问.18工艺下LLC电路tx的功率管导通电阻的量级大概是多少？</title>
      <link>https://bbs.eetop.wang/thread-995384-1-1.html</link>
      <description><![CDATA[请教一下大家，0.18um工艺下，LLC电路全桥驱动，输出1~2W，PMOS和NMOS功率管的导通电阻大概是什么量级呀？ 每一对半桥设计时是需要保证上下拉能力一样吗？]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>WwwwwZ</author>
      <pubDate>Thu, 18 Sep 2025 19:12:01 +0000</pubDate>
    </item>
    <item>
      <title>如何调节PA在中心频率上的Gmax</title>
      <link>https://bbs.eetop.wang/thread-995383-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>intentydh</author>
      <pubDate>Thu, 18 Sep 2025 15:41:39 +0000</pubDate>
    </item>
    <item>
      <title>开关电容积分器问题</title>
      <link>https://bbs.eetop.wang/thread-995379-1-1.html</link>
      <description><![CDATA[请教一下各位大佬，我的开关电容积分器用的是全差分的运放，在采样频率2M的情况下，每个周期内积分器稳定的很慢，而且稳定之后精度也不高，这是什么原因啊，在环路里运放GBW有38MHz，压摆率有16MV/s，感觉已经够用了呀
 ...]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>2488060637</author>
      <pubDate>Thu, 18 Sep 2025 12:53:27 +0000</pubDate>
    </item>
    <item>
      <title>二级运算放大器</title>
      <link>https://bbs.eetop.wang/thread-995376-1-1.html</link>
      <description><![CDATA[我在设计过程中，发现第二级P管放大本征增益非常小，与gm/id参数相差很大。]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>我爱吃黄瓜密卷</author>
      <pubDate>Thu, 18 Sep 2025 12:36:43 +0000</pubDate>
    </item>
    <item>
      <title>折叠式放大器中这两个管子有什么作用？</title>
      <link>https://bbs.eetop.wang/thread-995375-1-1.html</link>
      <description><![CDATA[今天看见这样一个折叠共源共栅放大器，其中的MD1、MD2有什么作用呢？]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>Super_Big_Q</author>
      <pubDate>Thu, 18 Sep 2025 12:36:20 +0000</pubDate>
    </item>
    <item>
      <title>ADS版图仿真问题</title>
      <link>https://bbs.eetop.wang/thread-995374-1-1.html</link>
      <description><![CDATA[求助！在设计TRF模块时（功放-开关-低噪声），在绘制版图时，按理来说低噪声的性能对功放性能影响应该不大，但是当版图中绘制到低噪声放大器的电感时，功放的性能会出现骤降，但是分开仿真正常，只有在整版时才会降。而且有时候用八角电感替换圆形电感能减少这种现象的 ...]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>jihualong</author>
      <pubDate>Thu, 18 Sep 2025 12:31:37 +0000</pubDate>
    </item>
    <item>
      <title>各位，我自己搭了个运放，但是稳定在一个奇怪的工作点</title>
      <link>https://bbs.eetop.wang/thread-995371-1-1.html</link>
      <description><![CDATA[大概就是这样，我也尝试两个输入两端加二极管但是又会形成一条通路导致两个输入不能一样]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>foursally</author>
      <pubDate>Thu, 18 Sep 2025 11:08:41 +0000</pubDate>
    </item>
    <item>
      <title>ICCAP生成spectre的.lib和.scs文件后如何使用virtuoso仿真</title>
      <link>https://bbs.eetop.wang/thread-995367-1-1.html</link>
      <description><![CDATA[我用iccap的example进行提参，然后生成了一个spectre仿真的.lib文件，我后面应该怎么利用这个文件创建一个模型可以直接使用virtuoso进行仿真呢？]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>子祥</author>
      <pubDate>Thu, 18 Sep 2025 09:31:18 +0000</pubDate>
    </item>
    <item>
      <title>带隙基准电压的驱动能力问题</title>
      <link>https://bbs.eetop.wang/thread-995361-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>liuxinyua</author>
      <pubDate>Thu, 18 Sep 2025 08:31:50 +0000</pubDate>
    </item>
    <item>
      <title>NS-SAR 论文解惑</title>
      <link>https://bbs.eetop.wang/thread-995356-1-1.html</link>
      <description><![CDATA[论文： A kT/C-Noise-Cancelled Noise-Shaping SAR ADC with a Duty-Cycled Amplifier 



如图，NTF公式里面是否有误？好费劲
是否应该Csync+Cef, Cfir2a/b/Cfir1
求大牛解惑，tks]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>wuf009</author>
      <pubDate>Thu, 18 Sep 2025 08:01:52 +0000</pubDate>
    </item>
    <item>
      <title>skill新手求助</title>
      <link>https://bbs.eetop.wang/thread-995350-1-1.html</link>
      <description><![CDATA[我写了一个创建inv的skill脚本，运行的时候出现了这样的错误，不知道问题出在哪里，请大家帮帮忙，谢谢]]></description>
      <category>Analog/RF IC 设计讨论</category>
      <author>yu900218</author>
      <pubDate>Thu, 18 Sep 2025 05:50:17 +0000</pubDate>
    </item>
  </channel>
</rss>