设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 基于ＦＰＧＡ的误码内核设计

返回列表发新帖

查看: 4323|回复: 4

基于ＦＰＧＡ的误码内核设计

发表于 2008-10-26 00:51:26 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

　　一点小小的资料和大家分享下
　　　　向往大家支持哇

基于FPGA 的误码仪内核设计.rar

216.58 KB, 下载次数: 10, 下载积分: 资产 -1 信元, 下载支出 1 信元

不错的资料

相关帖子

回复

使用道具举报

发表于 2009-12-19 09:59:33 | 显示全部楼层

谢谢谢谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-12-19 10:38:05 | 显示全部楼层

Thank you, thank you

回复支持反对

使用道具举报

发表于 2009-12-19 10:41:48 | 显示全部楼层

thank u

回复支持反对

使用道具举报

发表于 2011-8-8 16:55:53 | 显示全部楼层

希望对我有用
不过先谢谢楼主

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 07:27 , Processed in 0.045262 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表