设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog Coding for Logic Synthesis很有帮助！

返回列表发新帖

查看: 3896|回复: 2

Verilog Coding for Logic Synthesis很有帮助！

发表于 2008-12-10 23:22:19 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

对Verilog代码编写新手如何写出可综合代码很有帮助！

Verilog Coding for Logic Synthesis.pdf

1.25 MB, 下载次数: 34, 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

使用道具举报

发表于 2008-12-12 14:31:29 | 显示全部楼层

学习一下谢谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2008-12-14 00:45:40 | 显示全部楼层

Thanks for the sharing!

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 01:45 , Processed in 0.035386 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表