设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › calibre中怎么用v2lvs把verilog网表转换成spice网表 ...

1 2 3 4 5 67 / 7 页

返回列表发新帖

楼主: xiao_ga

calibre中怎么用v2lvs把verilog网表转换成spice网表

发表于 2019-10-29 08:53:52 | 显示全部楼层

顶层数据为cdl格式，嵌套的宏模块为verilog格式，这样可以验证顶层LVS吗？

回复支持反对

使用道具举报

发表于 2023-10-25 10:33:21 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

1 2 3 4 5 67 / 7 页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 05:00 , Processed in 0.043993 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表