请教：关于N分频模块综合的问题？

keppel7000 · 发表于 2009-4-20 21:43:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

我的设计中存在一个分频模块，分频的倍数是由一个算法产生的，即要实现3-128分频。当我在做时钟约束的时候应该如何处理这个分频时钟？
我现在的处理方法是：主时钟create_clock，分频时钟create_generated_clock -divided_by 3 -name clk_div [get_clock clk] [get_ports Top/clk_div/clk_div]，即分频数为最小的分频数。然后set_false_path -from clk -to clk_div。
但optimize_registers发现后面使用clk_div时钟的CELL都没有clock driving。大概提示是：Warning:No clock net driving clock pin of cell ...
请教各位大哥，如何才能设置好这个分频时钟？？

keppel7000 · 发表于 2009-4-21 09:18:22

自己顶一下，期待高手出现~

caohua1986517 · 发表于 2010-7-5 14:37:58

optimize_registers这个操作有可能会改变你registers的positions和names！不知道是不是！

yuqd · 发表于 2010-7-5 18:45:54

这个应该放在讨论版 1# keppel7000

anhuileilei · 发表于 2010-7-21 12:25:22

没有人回答啊？我也想知道答案

账号		自动登录	找回密码
密码			注册

请教：关于N分频模块综合的问题？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块