设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《Verilog HDL 程序设计教程》部分实例源文件 ...
返回列表 发新帖
查看: 1806|回复: 0

《Verilog HDL 程序设计教程》部分实例源文件

[复制链接]
发表于 2009-4-28 10:01:47 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
《Verilog HDL 程序设计教程》部分实例源文件,王金明的书。
程序设计, 源文件

王金明：《Verilog HDL 程序设计教程》部分实例源文件.rar

63.53 KB, 下载次数: 2, 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 01:34 , Processed in 0.033304 second(s), 8 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表