请问在仿真时如何同时启动verilog写的模块和c写的参考设计

yinmingxue · 发表于 2009-5-3 15:15:13

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

请问在仿真时如何同时启动verilog写的模块和c写的参考设计，我只知道是先用shell产生testcase，之后如何让他们同时运行并比较结果呢，就是让整个过程自动化，非常想知道，希望高手给点指点，多谢了

zrzf23 · 发表于 2010-1-1 18:40:32

decade · 发表于 2010-1-4 22:20:21

同求。。。

BABABA · 发表于 2010-1-6 13:34:39

请问在仿真时如何同时启动verilog写的模块和c写的参考设计，我只知道是先用shell产生testcase，之后如何让他们同时运行并比较结果呢，就是让整个过程自动化，非常想知道，希望高手给点指点，多谢了
yinmingxue 发表于 2009-5-3 15:15

登录/注册后可看大图

testbench结构是怎样的呢？
如果把verilog 模块和c reference model都连接到driver上，那么，在testbench中启动driver时，激励就自动加到verilog模块和c model上了，他们自己就应该运行并输出结果，至于怎么比较，就看你怎么做啦

本人低脚，多多讨论

lissee_lissee · 发表于 2013-5-19 22:19:14

具体怎么做？？

账号		自动登录	找回密码
密码			注册

请问在仿真时如何同时启动verilog写的模块和c写的参考设计

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块