设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog 程序合集
返回列表 发新帖
查看: 2274|回复: 2

Verilog 程序合集

[复制链接]
发表于 2009-5-16 12:46:01 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
众多程序打包到一起,都是可以用的,边学边练习
程序, 打包

verilog.rar

30.36 KB, 下载次数: 6, 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子
回复

使用道具 举报

发表于 2009-5-16 15:01:35 | 显示全部楼层

正在学习中

谢谢版主分享
非常不错
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-5-16 15:03:37 | 显示全部楼层
不錯的資料，感謝樓主熱心分享。
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 03:55 , Processed in 0.087662 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表