设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 谁会？

1 2 3 4 5 6 7 89 / 9 页

返回列表发新帖

楼主: snowyd

谁会？

发表于 2006-8-28 22:11:20 | 显示全部楼层

受教了

果然有高手呀

回复支持反对

使用道具举报

发表于 2006-8-30 16:28:42 | 显示全部楼层

高手很多啊.我还差的很远

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2006-9-9 20:28:06 | 显示全部楼层

前面的stg1_butterfly要用到乘法器，这个还比较简单，multiplier.vhd可以是：

原帖由 serene 于 2004-5-26 09:41 发表
前面的stg1_butterfly要用到乘法器，这个还比较简单，multiplier.vhd可以是：
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity multiplier is
generic(multiplier_width : ...

以上是那个做FFT的高手写的乘法器,我在Quartus2中单独试验了一下,那个输出的结果乱七八糟的.请问如何将正确结果提取出来呢?

回复支持反对

使用道具举报

1 2 3 4 5 6 7 89 / 9 页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 07:47 , Processed in 0.028036 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表