设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Analog Behavioral Modeling with the Verilog-A Langua ...

1 ... 4 5 6 7 8 9 10 1112 / 12 页

返回列表发新帖

楼主: detonator

[资料] Analog Behavioral Modeling with the Verilog-A Language

发表于 2023-8-12 22:00:24 | 显示全部楼层

不错

回复支持反对

使用道具举报

发表于 2023-9-29 22:23:48 | 显示全部楼层

thanks a lot!

回复支持反对

使用道具举报

发表于 2023-12-27 14:08:34 | 显示全部楼层

AMS is better but need verilog simulator to work with analog simulator

回复支持反对

使用道具举报

1 ... 4 5 6 7 8 9 10 1112 / 12 页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 01:48 , Processed in 0.025603 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表